


Interdisziplinäre Projektarbeit

Active Balancing

von Batteriezellen



Marian Jungwirth 943810
Gideon Jung 943546
Per Janne Gudlowski 943691

23. September 2026

Betreut durch
Prof. Christoph Weber
Institut für Mechatronik
Fachbereich Informatik und Elektrotechnik

Inhaltsverzeichnis

Abbildungsverzeichnis	I
Tabellenverzeichnis	II
Abkürzungsverzeichnis	III
1. Abstrakt	1
2. Einleitung	2
3. Ausgangssituation	3
3.1. Motivation	3
3.2. Problem mit konventionellen Akkupacks	3
3.3. Bisheriger Ansatz: „Passive Balancing“	4
3.4. Neuer Ansatz: „Active Balancing“	4
3.5. Grundlagen über das Aufladen von Lithium-Zellen	4
4. Systemkonzept	6
5. Entwicklung der Schaltung	8
5.1. Stromregler	9
5.1.1. Regelkreis	10
5.1.2. Stellglied MOSFET	12
5.1.3. Dimensionierung der LM2596-Schaltung	13
5.1.4. Rückkopplung im Messglied	15
5.1.5. Reale Operationsverstärker	17
5.2. MOSFET-Schaltung	18
5.2.1. Reale MOSFETs	19
5.2.2. Optokoppler am High-Side-Schalter	21
5.2.3. Portexpander	22
5.3. Spannungsversorgung	22
5.4. Kommunikationssysteme	23
5.4.1. CAN-Bus	23
5.4.2. I ² C-Bus	24
5.5. Mikrocontroller	26
6. Erstellung des Platinenlayouts	28
6.1. Grundlagen zum Hardware-Design	28
6.2. Vorüberlegungen zur Elektromagnetischen Verträglichkeit	28
6.3. Platinenaufbau	29

7. Thermik	31
7.1. Thermische Simulation	31
8. Fertigung der Hardware	35
8.1. Fertigung und Bestückung der Platinen	35
8.2. Lötprozess	36
8.3. Anpassungen am Layout und Korrektur von Bauteilen	40
9. Entwicklung der Software	43
9.1. Entwicklungsumgebung	43
9.2. Programmierung des STM32	44
10. Inbetriebnahme	48
10.1. Allgemeines Vorgehen	48
10.2. Inbetriebnahme der Spannungsversorgung	48
10.3. Testung der Grundlegenden Funktionen	49
10.4. Temperaturmessung mit einer Wärmebildkamera	52
10.5. Ladetest an einem Lithium-Batteriepack	56
11. Ergebnisse	57
12. Neuentwurf der MOSFET-Schaltung	59
12.1. Simulation der Doppel-MOSFETs	59
12.2. Auswahl neuer MOSFETs	62
12.3. Anpassung des Layouts an neue MOSFET-Schaltung	62
13. Fazit	64
14. Ausblick	65
Literatur	68
A. Vollständige Schaltpläne	72

Abbildungsverzeichnis

1.	Ergebnis des passiven Balancierens - Alle Zellen werden auf das Niveau der niedrigsten Zelle entladen und die Energie geht verloren [10].	4
2.	Vorteile des aktiven Balancen - Der Batterieverbund behält nach dem Balancen den Ladezustand bei und verliert dabei (fast) keine Energie [11].	5
3.	Erste Skizze des Systemkonzepts	7
4.	Erstes Konzeptschaltbild der gesamten Schaltung	8
5.	Ausgangspunkt der Simulation	9
6.	Piece-wise, stückweise lineare Funktion	10
7.	Regelkreis schematisch dargestellt	11
8.	Sprungantwort des Balancing-Stroms	11
9.	Verhalten des Durchgangswiderstands des MOSFET	13
10.	Auszug aus Designrichtlinie für den LM2596S-ADJ (links) und Aufbau in LTSpice (rechts)	13
11.	Entwicklung der Rückkopplung: gesteuerte Quelle vs. nicht-invertierender Verstärker	16
12.	Differenzverstärker als Rückführung der Ist-Größe	17
13.	Schalten der Zelle mit High- und Low-Side-MOSFET	19
14.	$R_{DS(on)}$ der beiden MOSFETs	21
15.	Aufbau Optokoppler an der High-Side	22
16.	Blockdiagramm der Spannungsversorgung	23
17.	Verbindung von Computer und Mikrocontroller über den CAN-Bus	24
18.	Verbindungsschema des I ² C-Busses	24
19.	Blockschaltbild des I ² C-Busses	25
20.	Verwendetes STM32-„Bluepill“-Board [33]	27
21.	Originales Platinenlayout	30
22.	Überarbeitetes Platinenlayout	30
23.	Thermische Simulation und Simulationsergebnisse des LM2596	32
24.	Thermische Simulation und Simulationsergebnisse der MOSFETs	33
25.	Hauptplatine vor dem Bestücken	35
26.	LED Testplatine zum Testen der Schaltlogik	36
27.	Vorbereitungsprozess für das Löten im Reflow Ofen	37
28.	Platine nach dem Bestücken der SMD-Bauteile	37
29.	Parameter Lötprozess Testplatine (links) und Hauptplatine (rechts)	38
30.	Platine im Reflow-Ofen während des Lötprozesses	39
31.	Platine nach dem Löten	39
32.	Vertauschte Anschlüsse an Spannungswandler	40
33.	Adapterplatine des EC1SA16N (links) und Anschluss an die Hauptplatine (rechts)	40
34.	3D-Model der Platine mit den eingearbeiteten Änderungen aus dem Fertigungsprozess.	42
35.	Benutzeroberfläche von „CubeMX“	43

36.	Pinout-Schema des „Bluepill“ [53]	44
37.	Funktion zum Auslesen des CAN-Busses	45
38.	Programmablaufplan	47
39.	Spannungsversorgung der Platine	48
40.	Endgültiges Platinenlayout mit Beschriftung der ICs	49
41.	Pinbelegung der Ausgangsterminals	50
42.	Zusammenhang zwischen Soll- und Ist-Strom der Stromregelung	51
43.	Versuchsaufbau Temperaturmessungen mit einer Wärmebildkamera	52
44.	Vergleich der Wärmebilder der beiden Messreihen	54
45.	Ergebnisse der Temperaturmessung der Platine unter Belastung	55
46.	Beschriftete Übersicht des gesamten Systems mit Balancingplatine, Akkumapacket und LED-Testplatine	57
47.	Schaltsymbol eines handelsüblichen MOSFETs mit Bodydiode	58
48.	Doppel-MOSFET mit entgegengesetzten Body-Dioden	59
49.	Simulation der Doppel-MOSFETs	60
50.	Gate-Signal für High-Side (links) und Spannungsquelle für Balancing-Strom (rechts)	60
51.	Simulationsergebnisse der neuen MOSFET-Schaltung	61
52.	SOT-23-6 Gehäuse und Pin-Belegung des G2K3N10L6 [60]	62
53.	Verschaltung der Doppel-MOSFETs	62
54.	Vergleich der beiden MOSFETs innerhalb des Schaltplanentwurfs	63

Tabellenverzeichnis

1.	Spannungsversorgungen und ihre Bauteile	23
2.	Vergleich der Prozessparameter zweier Reflow-Lötprofil-Messungen	38
3.	Messreihe: Zusammenhang zwischen CAN-Sollwert, Ausgangsstrom und Ausgangsspannung	51
4.	Maximaltemperaturen ausgewählter Bauteile	53

Abkürzungsverzeichnis

ADC	Analog-Digital-Converter
BMS	Batterie Managment System
CAN	Controller Area Network
DAC	Digital-Analog-Converter
DC	Direct Current (engl. für Gleichstrom)
DRC	Design Rule Check
I ² C	Inter-Integrated Circuit
ICs	Integrated Circuits
LED	Light Emitting Diode
MCU	Microcontroller Unit
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor
OPV	Operationsverstärker
PCB	Printed Circuit Board
PWL	Piecewise-Linear
PWM	Pulse-Width Modulation
SMD	Sourface-Mounted Device
THT	Through-Hole Technology

Hier am
ende ein-
mal durch
den gan-
zen Text
durch ge-
hen

1. Abstrakt

Das hier ist ein sehr abstrakter Text.

abstrakten
Text
schreiben

2. Einleitung

Eine bedeutende Herausforderung der aktuellen Forschung ist die Erhöhung von Kapazität, Ladegeschwindigkeit und Lebensdauer von Batteriespeichern [1], da diese dadurch zunehmend konkurrenzfähig zu Technologien wie dem Verbrennungsmotor werden. Vor allem in der Elektromobilität aber auch in anderen Bereichen wie beispielsweise der Pufferung von Stromnetzen ist eine optimale Nutzung der vorhandenen Ressourcen essentiell [2]. Im Folgenden soll nun eine Möglichkeit erarbeitet werden, besonders die Lebensdauer von Hochvoltbatterien deutlich zu erhöhen.

Der Kern der interdisziplinären Projektarbeit im Studiengang Mechatronik wird in der Moduldatenbank als „Eine Entwicklungsaufgabe die von der Projektidee bis zum Funktionsmuster bearbeitet wird.“ [3] beschrieben. „Der Inhalt der Aufgabe enthält Anteile der gesamten Mechatronik (Elektronik, Feinmechanik und Optik) und ist nach den Grundsätzen des methodischen Konstruierens im Team durchzuführen.“ [3]. Im Projekt wird eine mechatronische Problemstellung in Teamarbeit bearbeitet und eine Lösung erstellt. Dabei sollen die im vorangegangenen Studium erworbenen Fähig- und Fertigkeiten angewendet werden. Dabei soll von der Planung bis zur Anfertigung eines Prototypen der gesamte Vorgang eines typischen mechatronischen Projektes durchlaufen werden.

Als Ausgangspunkt des Projektes dient ein allgemeines Systemkonzept, welches in der Aufgabenstellung enthalten ist. Auf Grundlage dessen sollen die Anforderungen analysiert, darauf aufbauend das System entwickelt und dieses schließlich gefertigt werden. Ziel des Projektes ist der Fertigstellung eines vollständig funktionsfähigen Prototyps, der als Grundlage für weiterführende Forschungen dienen und die Praktikabilität des Konzeptes zeigen soll.

3. Ausgangssituation

3.1. Motivation

Energieträger auf Kohlenstoffbasis sind ein wichtiger Bestandteil der Energieversorgung in den meisten Ländern der Welt [4]. Diese bieten den Vorteil, dass sie flexibel einsetzbar sind, eine hohe Energiedichte aufweisen, leicht zu transportieren und leicht zu lagern sind. So werden sie in der Stromerzeugung genauso eingesetzt wie in der Mobilität oder der Industrie. Die Endlichkeit dieser natürlichen Ressourcen, die Umweltschäden, die durch diese verursacht werden, und die instabile Versorgungslage durch geopolitische globale Konflikte haben jedoch dazu geführt, dass die Energiesysteme weltweit zunehmend von fossilen Abhängigkeiten befreit und auf erneuerbare Energien umgestellt werden. [5]

Die Nutzung von erneuerbaren Energien hat allerdings einige entscheidende Schwachstellen. So ist die Energieproduktion hier meist von dem Standort, der Jahreszeit oder dem Wetter abhängig und kann nicht flexibel angepasst werden, wie es beispielsweise bei einem Gaskraftwerk oder einem Verbrennungsmotor möglich ist. Aus diesem Grund ist es nötig, die Energie möglichst effizient zwischenspeichern. Eine Möglichkeit sind hier Batteriespeicher, da diese einen vergleichsweise hohen Wirkungsgrad aufweisen. Besonders im Bereich der Mobilität ist das ein wichtiger Faktor, da Batterien im Vergleich zu fossilen Brennstoffen eine wesentlich geringere Energiedichte aufweisen und die Effizienz der Batterien somit einen wesentlich höheren Einfluss auf Reichweite und Zuladung hat [6], [7].

3.2. Problem mit konventionellen Akkupacks

Eine Hochvoltbatterie, wie sie in Elektro-Autos verbaut wird, besteht aus mehreren baugleichen Modulen. Bei diesen handelt es sich um Akkupacks, die aus mehreren in Reihe geschalteten Batteriezellen zusammengesetzt sind [8].

Die einzelnen Zellen in solch einem Akkupack altern jedoch unterschiedlich schnell. Dadurch unterscheidet sich die Geschwindigkeit der Selbstentladung, wodurch sich die einzelnen Zellspannungen mit der Zeit immer weiter unterscheiden. Da aber alle Zellen nur von dem gleichen Strom durchflossen werden, können diese nur gemeinsam geladen werden. Ist nun die erste Zelle voll geladen, wird der Ladevorgang beendet. Analog dazu muss der Akku wieder geladen werden, sobald die erste Zelle ein kritisches Niveau unterschreitet. Das führt dazu, dass das Modul einen Teil der Kapazität verliert, da keine Zelle überladen oder tiefenentladen werden darf. [9]

3.3. Bisheriger Ansatz: „Passive Balancing“

Eine Möglichkeit, um diesem Phänomen entgegenzuwirken, ist das „Passive Balancing“. Dabei werden Widerstände parallel zu den Batteriezellen geschaltet, über die alle Zellen auf das Niveau der schwächsten Zelle **entladen** werden. Das ist zwar eine sehr kostengünstige und einfach zu implementierende Methode, allerdings geht der Energieüberschuss aller Zellen gegenüber der schwächsten Zelle verloren. Diese Methode ist daher nicht ideal für Anwendungen, bei denen hohe Effizienz gefragt ist. [9]. In Abb. 1 ist die Funktionsweise und der Nachteil des passiven Balancierens abgebildet.




Abbildung 1: Ergebnis des passiven Balancierens - Alle Zellen werden auf das Niveau der niedrigsten Zelle entladen und die Energie geht verloren [10].

3.4. Neuer Ansatz: „Active Balancing“

Ein neuerer Ansatz ist das „Active Balancing“. Bei diesem wird ein kleiner Teil der Gesamtenergie eines Moduls dazu genutzt, schwächere Zellen **aktiv wieder aufzuladen**. Abgesehen von Wandlungsverlusten ist diese Methode nahezu verlustfrei, da die Energie nur umverteilt wird. Auf diese Weise sollen die Kapazität und die Lebensdauer von Akkus deutlich gesteigert werden [9]. Die Abb. 2 auf der nächsten Seite verdeutlicht den Vorteil des aktiven Balancierens gegenüber dem passiven.

3.5. Grundlagen über das Aufladen von Lithium-Zellen

Bevor eine Lösung entwickelt werden kann, muss sich eingehend mit den Grundlagen des Ladevorgangs einer Lithium-Zelle beschäftigt werden. Der Ladevorgang von Lithium-Ionen-Zellen gliedert sich in vier aufeinanderfolgende Phasen, um eine sichere Erreichung der Vollladung zu gewährleisten [12].




Abbildung 2: Vorteile des aktiven Balancens - Der Batterieverbund behält nach dem Balancieren den Ladezustand bei und verliert dabei (fast) keine Energie [11].

Erhaltungsladung (*Trickle Charge*): Liegt die Zellspannung unterhalb einer kritischen Schwelle ($\approx 2.1\text{ V}$), führt dies oft zum Ansprechen der internen Schutzschaltung. Ein geringer Strom ($\approx 50\text{ mA}$) dient dazu, das Aufschalten der Schutz-FETs zu veranlassen und die Batterie wieder zu verbinden. Ein integrierter Timer bricht den Vorgang bei ausbleibender Reaktivierung ab, um defekte Zellen zu schützen.

Vorladungsphase (*Pre-Charge*): Bei tiefentladenen, aber verbundenen Zellen wird mit einem reduzierten Strom (typischerweise 0.1 C) geladen, um Zellschäden vorzubeugen, bis die Spannung ein sicheres Niveau erreicht.

Konstantstromphase (*Constant Current, CC*): Ab etwa 3.0 V pro Zelle erfolgt die Schnellladung mit konstantem Strom (üblicherweise 0.5 C bis 3.0 C). In dieser Phase nimmt die Spannung stetig zu, bis die Ladeendspannung erreicht ist.

Konstantspannungsphase (*Constant Voltage, CV*): Sobald die Zellspannung die maximale Ladespannung (meist 4.1 V bis 4.5 V) erreicht, wechselt der Lade-IC von CC zu CV. Die konstante Spannung gleicht Spannungsabfälle über den Innenwiderständen der Zelle, Platine und Schutz-FETs aus.

Das Ziel des *Active Balancing* besteht nicht im vollständigen Aufladen des Gesamtsystems, sondern im gezielten Energieausgleich zwischen den Zellen, um ein einheitliches Ladezustandsniveau herzustellen. Hierbei wird Energie aus stärkeren Zellen oder dem Gesamtverband effizient in schwächere Zellen umgelagert. Das zu entwickelnde System arbeitet dabei vorrangig im Konstantstrombetrieb, um der Zielzelle über einen definierten Zeitraum eine konstante Ladung zuzuführen, bis die Sollspannung bzw. der angestrebte Spannungsausgleich erreicht ist [13].

4. Systemkonzept

Das Systemkonzept basiert auf dem Ansatz des „Active Balancing“ mit konstantem Strom. Dabei soll über einen galvanisch isolierten DC-DC-Wandler die benötigte Leistung aus dem zu balancierenden Modul selbst entnommen werden. Ein regelbarer DC-DC-Wandler stellt dann den konstanten Strom für die Ladung der Zellen bereit. Durch die galvanische Trennung ist das Massepotential des Ladestroms unabhängig von dem des Batteriemoduls. Über Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFETs) an den Plus- und Minuspolen der Zellen kann jede Zelle einzeln an das Ladegerät angeschlossen werden. Damit kann die Zelle im laufenden Betrieb unabhängig von den anderen Zellen geladen werden. Die Ladeelektronik und die MOSFET-Schalter sollen sich dabei auf einer Platine befinden, die später in bestehende Systeme integrierbar sein soll.

Zusätzlich ist auf der Platine auch ein Microcontroller mit Controller-Area-Network (CAN)-Bus-Schnittstelle vorgesehen. Das Konzept sieht vor, dass die Pegel der einzelnen Batteriezellen von einem übergeordneten Batteriemanagementsystem (BMS) überwacht werden, welches nicht Teil dieses Projektes ist. Fällt eine Zelle unter einen kritischen Wert, so sendet diese externe Elektronik eine CAN-Nachricht mit der zu balancierenden Zelle und dem Soll-Ladestrom als Inhalt an die „Active Balancing“-Platine. Die Nachricht wird dort von dem Microcontroller empfangen, welcher dann über einen I²C-Portexpander zwei MOSFETs durchschaltet, die die Zelle an die Ladeelektronik anschließen.

Abb. 3 auf der nächsten Seite zeigt die erste Skizze des Systemkonzepts, die Teil der Aufgabenstellung ist.

Da es durch die falsche Beschaltung der MOSFETs zu Kurzschlüssen an den Lithium-Ion-Zellen kommen kann, wird parallel zu der „Active-Balancing“-Platine noch eine zweite Platine entwickelt, welche zum Testen der Beschaltung genutzt werden kann. Anstelle der Batteriezellen werden hier 16 Leuchtdioden (LEDs) mit je einem Vorwiderstand in Reihe geschaltet, die über die MOSFETs einzeln angesteuert werden können.



7 von 76

5. Entwicklung der Schaltung

Für dieses Projekt wird das Open Source Programm KiCad [14] zur Erstellung des gesamten Schaltplans und des Platinenlayouts genutzt. Es verfügt über eine bereits sehr ausführliche Bauteilbibliothek, welche durch eigene oder öffentliche Bibliotheken, Symbole und Footprints ergänzt werden können. Die Möglichkeit hierarchische Schaltpläne zu erstellen erhöht die Übersichtlichkeit und minimiert das Risiko für Fehler.

Bevor der Schaltplan mit KiCad erstellt wird, wird jedoch zunächst ein handschriftlicher Konzeptschaltplan der gesamten Schaltung angefertigt. Diese erste Ausgestaltung des Systemkonzeptes dient dem Überblick und ersten Verständnis der Schaltung und ist in Abb. 4 abgebildet. Die wichtigsten Bauteile, sowie die grundsätzliche Verschaltung sind hier aufgezeichnet. Details wie Pinbelegung werden hier bewusst nicht beachtet.




Abbildung 4: Erstes Konzeptschaltbild der gesamten Schaltung

Im Konzeptschaltplan ist vorgesehen, dass ein externes Gerät über einen CAN-Bus die Zellen- und Strom-Soll-Vorgaben an den Mikrocontroller sendet. Dieser übersetzt diese Informationen und sendet diese über eine galvanisch getrennte Inter-Integrated Circuit (I²C) Verbindung an einen Portexpander und einen Digital-Analog-Wandler (DAC). Der DAC gibt den Sollwert für den analogen Stromregelkreis vor, welcher mithilfe des va-

riablen Spannungswandler LM2596S-ADJ einen Strom in eine bestimmte Zelle einprägt. Mehrere Spannungswandler versorgen die Bauteile mit den jeweils benötigten Betriebsspannungen. Alle diese Funktionen werden schrittweise entwickelt und ausgearbeitet.

Im nächsten Schritt werden die analogen Bereiche der Schaltung in der Simulationssoftware LTSpice iterativ aufgebaut. Nach und nach werden so die Teilabschnitte zu einer erweiterten Schaltung vereinigt. Als Ausgangspunkt für den Entwurf dient eine LTSpice-Schematic, gezeigt in Abb. 5. Diese ist ein grober Entwurf des Projekts und wird bereitgestellt von dem Betreuer Prof. Weber. In der Simulation befinden sich der Regelkreis, der Spannungswandler-Baustein und eine Zelle. Auf die Simulation der vollständigen Schaltung, wie sie später auf der Platine aufgebaut werden soll, wird jedoch verzichtet. Für die digitalen Bauteile wie den DAC oder den Portexpander, die über einen I²C-Bus angesteuert werden, ist LTSpice als ein analoges Simulationsprogramm ungeeignet. Auch die schwebenden Spannungsversorgungen und der Mikrocontroller werden zunächst nicht berücksichtigt.

Nach Abschluss der Analog-Simulationen kann der finale Schaltplan in KiCad aufgebaut werden. Im Anhang in Abschnitt A auf Seite 72 findet sich der vollständige Schaltplan verteilt auf vier verschiedene Zeichenblätter. Auf die Dimensionierung und genaue Beschriftung der Bauteile wird im Folgenden eingegangen.




Abbildung 5: Ausgangspunkt der Simulation

5.1. Stromregler

Der Balancing-Strom, mit dem die Zellen geladen werden, wird durch einen analogen Stromregler bereitgestellt. Der Sollwert soll dabei über den DAC variabel vorgegeben werden können. Um dies zu realisieren, wird ein regelbarer Abwärtswandler (LM2596) genutzt. Dabei wird jedoch nicht wie üblich die Ausgangsspannung zurück gekoppelt sondern eine Spannung, die äquivalent zum fließenden Strom ist. Über mehrere Opera-

tionsverstärker, die als Regler dienen und einen im linearen Bereich arbeitenden MOSFET, der als Stellglied dient, wird die übliche Buck-Converter-Schaltung zur Konstantstromquelle umfunktioniert. Die Entwicklung anhand der LTSpice-Simulation wird im Folgenden dargelegt.

5.1.1. Regelkreis

Das Modell arbeitet für die Strom-Soll-Vorgaben mit Spannungswerten. Aus einer Piece-Wise-Linear-Gleichstromquelle (PWL-DC-Quelle) lässt sich eine beliebige Vorgabe über einen zeitlichen Verlauf abbilden, wie sie später von einem externen BMS über den DAC vorgegeben werden kann. In Abb. 6 ist diese dargestellt. Die Stromregelung erfolgt als Regelkreis, dessen Funktion im ersten Entwurf durch drei ideale Operationsverstärker (OPV) und die Rückführung der Ist-Größe durch eine verhaltensgesteuerte Quelle (siehe Abschnitt 5.1.4 auf Seite 15) realisiert wird. Ein systematischer Aufbau des Regelkreises ist in Abb. 7 auf der nächsten Seite gezeigt.

Der Sollwert $w(t)$ entspricht der Spannung $U_{I,Bal,soll}$, die der DAC entsprechend dem gewünschten Balancing-Strom vorgibt. OPV 1 bildet als Differenzverstärker die Regelabweichung $e(t) = w(t) - y(t)$. Dabei wird der Soll-Wert vom Ist-Wert abgezogen, da die zweite Stufe schaltungstechnisch sehr einfach als invertierender Integrator realisierbar ist. Die beiden negativen Vorzeichen heben sich auf. Da das Signal ausschließlich über den Integrator läuft, handelt es sich um einen reinen I-Regler, der die stationäre Regelabweichung vollständig eliminiert. Der Reglerausgang bildet die Stellgröße $u(t)$, die das Stellglied aus OPV 3 und MOSFET ansteuert (siehe Abschnitt 5.1.2 auf Seite 12).

Um den Regelkreisentwurf zu prüfen, wird der Sollwert sprunghaft vorgegeben und die Sprungantwort erfasst. Diese ist in Abb. 8 auf der nächsten Seite dargestellt.




Abbildung 6: Piece-wise, stückweise lineare Funktion




Abbildung 7: Regelkreis schematisch dargestellt




Abbildung 8: Sprungantwort des Balancing-Stroms

Sollwertvorgabe durch den DAC Der Sollwert $U_{I,Bal,soll}$ wird in der Hardware von einem DAC MCP4725A0 (12 Bit, I²C) vorgegeben [15]. Seine Ausgangsspannung V_{OUT} entspricht dem gewünschten Balancing-Strom. V_{SS} liegt auf GND_{Float} , die Versorgung V_{DD} erfolgt wahlweise mit der glatteren +3,3 V oder mit +5 V aus dem EC1SA16N (siehe Abschnitt 5.3 auf Seite 22). SDA und SCL kommen je nach Ausbau aus dem optionalen Pegelwandler oder direkt aus dem isolierten I²C-Bus (siehe Abschnitt 5.4.2 auf Seite 24). Die I²C-Adresse wird über den Pin A0 festgelegt, da werkseitig bereits A2 und A1 auf GND liegen. Die Adressierung wird später durch umsteckbare Jumper realisiert.

5.1.2. Stellglied MOSFET

Der MOSFET M1 (BSS316N) wird in der Stromregelschleife als spannungsgesteuerter Widerstand im linearen (ohmschen) Bereich betrieben und liegt in Serie mit dem Widerstand $R_3 = 800 \, \Omega$. Über die Stellgröße $u(t)$ verändert sich das Teilerverhältnis der Widerstände R_2 und $R_3 + M1$ zwischen dem Ausgang des Spannungswandlers und dem Feedback-Knoten. Damit einhergehend verändert sich die über R_3 abfallende Spannung, die auf OPV 3 gegengekoppelt ist. Der Regelverstärker U3 stellt über seine Gegenkopplung sicher, dass die Spannung über R_3 exakt dem Sollwert V_R entspricht (virtueller Kurzschluss zwischen den Eingängen von U3). Der Balancierstrom ergibt sich damit zu $I = V_R / R_3$, unabhängig vom aktuellen $R_{DS(on)}$ -Wert von M1.

Dass M1 dabei sicher im linearen Bereich bleibt, lässt sich anhand des Datenblatts [16] nachweisen. Die Gate-Schwellspannung liegt bei $V_{GS(th)} = 1,0 - 2,2 \, \text{V}$ ($T_j = 25 \, ^\circ\text{C}$, $I_D = 250 \, \mu\text{A}$). Bei einer Ansteuerung mit $V_{GS} = 5 \, \text{V}$ ergibt sich selbst im ungünstigsten Fall eine Übersteuerungsspannung von $V_{ov,min} = 5 \, \text{V} - 2,2 \, \text{V} = 2,8 \, \text{V}$. Der tatsächliche Spannungsabfall über M1 liegt selbst beim maximalen Balancierstrom des DAC-Sollwertbereichs ($I_D \approx 3 \, \text{A}$) mit $R_{DS(on)} \approx 1,4 - 1,8 \, \text{m}\Omega$ (bei $V_{GS} = 4,5 \, \text{V}$) bei lediglich $V_{DS} = I \cdot R_{DS(on)} \approx 4,2 - 5,4 \, \text{mV}$ und damit um mehr als zwei Größenordnungen unterhalb von $V_{ov,min}$. M1 arbeitet somit mit sehr großer Reserve im ohmschen Bereich, weit entfernt von der Sättigungsgrenze.

Aufgrund des sehr niedrigen $R_{DS(on)}$ im $\text{m}\Omega$ -Bereich ist der Beitrag von M1 zum Gesamtwiderstand gegenüber $R_3 = 800 \, \Omega$ vernachlässigbar ($< 0,001 \, \%$). Dies ist für die hier realisierte Funktion, M1 als reines Stellglied einer Stromregelschleife, bei der der Strom ausschließlich über V_R und R_3 festgelegt wird, unkritisch, da die Genauigkeit der Stromeinstellung nicht von $R_{DS(on)}$ abhängt. In Abb. 9 auf der nächsten Seite ist der Zusammenhang zwischen dem Balancing-Strom ($I(V_2)$) der Zelle oben und dem Durchgangswiderstand des MOSFETs M1 in der Mitte gezeigt. Im Diagramm darunter wird außerdem die Gate-Source-Spannung ($V(G,S)$) dargestellt, die den Durchgangswiderstand beeinflusst. Im Zeitverlauf ist deutlich zu erkennen, wie bei sinkendem $I(V_2)$ die Spannung $V(G,S)$ sinkt, wodurch $R_{DS(on)}$ ansteigt.




Abbildung 9: Verhalten des Durchgangswiderstands des MOSFET

5.1.3. Dimensionierung der LM2596-Schaltung

Die Dimensionierung des LM2596S-ADJ erfolgt nach dem Datenblatt-Designverfahren für die einstellbare Ausgangsspannungsversion [17]. Die typische Anwendung des Spannungswandlerbausteins ist in Abschnitt 5.1.3 als Auszug aus der Designrichtlinie und in Abschnitt 5.1.3 als LTSpice-Schematic gezeigt. Der Eingang wird aus der 12 V-Schiene gespeist (siehe Abschnitt 5.3 auf Seite 22).




Abbildung 10: Auszug aus Designrichtlinie für den LM2596S-ADJ (links) und Aufbau in LTSpice (rechts)

Einstellung der Ausgangsspannung (R_1 , R_2) Die Ausgangsspannung wird über den Spannungsteiler R_1/R_2 am Feedback-Pin eingestellt:

$$V_{OUT} = V_{REF} \left(1 + \frac{R2}{R1} \right), \quad V_{REF} = 1,23 \text{ V} \quad (1)$$

Nach Datenblattempfehlung wird $R1 = 1 \text{ k}\Omega$ (1 %) gewählt, da niedrige Feedback-Widerstände die Störempfindlichkeit reduzieren. Als Zielwert dient $V_{OUT} \approx 4,2 \text{ V}$ (maximale Ladeschlussspannung einer Li-Ion-Zelle), woraus

$$R2 = R1 \left(\frac{V_{OUT}}{V_{REF}} - 1 \right) = 1 \text{ k}\Omega \left(\frac{4,2 \text{ V}}{1,23 \text{ V}} - 1 \right) \approx 2,415 \text{ k}\Omega \quad (2)$$

folgt; nächstliegender 1 %-Normwert: $R2 = 2,41 \text{ k}\Omega$.

Feedforward-Kondensator (C_{FF}) Zur Stabilisierung der Regelschleife ist parallel zu $R2$ ein Feedforward-Kondensator vorgesehen:

$$C_{FF} = \frac{1}{31 \times 10^3 \cdot R2} \quad (3)$$

Mit $R2 = 2,41 \text{ k}\Omega$ ergibt sich rechnerisch $C_{FF} \approx 13,4 \text{ nF}$; die Datenblatt-Auswahltabelle listet für $V_{OUT} \approx 4 \text{ V}$ direkt den Normwert $C_{FF} = 10 \text{ nF}$, der übernommen wird.

Spuleninduktivität ($L1$) Die Induktivität wird über die Volt-Mikrosekunden-Konstante $E \times T$ bestimmt:

$$E \times T = \frac{(V_{IN} - V_{OUT} - V_{SAT}) \cdot (V_{OUT} + V_D)}{V_{IN} - V_{SAT} + V_D} \cdot \frac{1000}{f} \quad (4)$$

mit $V_{SAT} = 1,16 \text{ V}$, $V_D = 0,5 \text{ V}$, $f = 150 \text{ kHz}$. Für $V_{IN} = 12 \text{ V}$, $V_{OUT} = 4,2 \text{ V}$, $I_{LOAD} = 2 \text{ A}$ folgt

$$E \times T = \frac{(12 - 4,2 - 1,16) \cdot (4,2 + 0,5)}{12 - 1,16 + 0,5} \cdot \frac{1000}{150} \approx 18,3 \text{ V} \cdot \mu\text{s}, \quad (5)$$

woraus sich im Auswahldiagramm (Inductor Value Selection Guide) bei 2 A Laststrom der Bereich $L39$ ergibt, entsprechend $L1 = 47 \mu\text{H}$ – der auch in der Simulation verwendete Wert.

Eingangskondensator (C_{IN}) Der Eingangskondensator muss Spannungstransienten dämpfen und einen ausreichenden RMS-Ripplestrom ($\geq 0,5 \cdot I_{LOAD} = 1 \text{ A}$) bei mindestens $1,5 \cdot V_{IN}$ Spannungsfestigkeit aufweisen; für $V_{IN} = 12 \text{ V}$ genügte rechnerisch bereits 25 V . Konsistent mit den Datenblatt-Referenzdesigns wird dennoch $C_{IN} = 470 \mu\text{F}$ mit erhöhter Spannungsfestigkeit eingesetzt, um Reserve bezüglich ESR und Ripplestrom zu bieten.

Freilaufdiode ($D1$) Als Freilaufdiode wird eine Schottky-Diode eingesetzt, da diese durch geringe Durchlassspannung und kurze Sperrverzugszeit die höchste Effizienz bietet. Datenblattvorgabe: Nennstrom $\geq 1,3 \cdot I_{LOAD}$ und Sperrspannung $\geq 1,25 \cdot V_{IN,max}$:

$$I_{D1} \geq 1,3 \cdot 2 \text{ A} = 2,6 \text{ A}, \quad V_R \geq 1,25 \cdot 12 \text{ V} = 15 \text{ V} \quad (6)$$

Bei näherer Betrachtung der Schematic fällt auf, dass die verwendete Diode nicht den Anforderungen genügt, die laut Designrichtlinien des Spannungswandlers vorgesehen sind. Simuliert wird die 1N5818 (30 V, 1 A)[18]. Die Spannungsfestigkeit erfüllt die Anforderung mit deutlicher Reserve, der Nennstrom liegt mit 1 A jedoch unter dem rechnerisch geforderten Wert von 2,6 A für den maximalen Balancing-Strom. Daher wird für die Umsetzung auf der Platine eine Diode mit höherem Nennstrom (B340A-13-F, 3 A/40 V [19]) als SMD-Bauteil verbaut.

Ausgangskondensator (C_{OUT}) Auch bei der Auslegung des Ausgangskondensators findet sich ein Widerspruch zu den Empfehlungen der Entwurfsrichtlinie. Das Datenblatt empfiehlt $82\text{--}820 \mu\text{F}$ (low-ESR-Elektrolyt- oder Tantalkondensator), abgestimmt auf die geforderte Ausgangsrippelspannung. Die LTSpice-Simulation zeigt bei $I_{LOAD} \approx 2 \text{ A}$ bereits mit $C_{OUT} = 47 \mu\text{F}$ ausreichend stabiles Regelverhalten, sodass dieser Wert seit dem ersten Entwurf der Schaltung nicht weiter hinterfragt wird, was ein Versäumnis darstellt. Ähnlich verhält es sich mit den Bauteilwerten der Schottky-Diode. Für eine spätere Revision ist es sinnvoll, eine größere Ausgangskapazität in Erwägung zu ziehen.


5.1.4. Rückkopplung im Messglied

In einem ersten Entwicklungsschritt wird die Rückführung des Ist-Stroms in LTSpice mit einer verhaltensgesteuerten Quelle modelliert (gezeigt in Abb. 11a auf der nächsten Seite), um die grundsätzliche Funktion der Regelschleife unabhängig von den Details der realen Messschaltung zu verifizieren. Die Quelle bildete den am Shunt-Widerstand gemessenen Spannungsabfall idealisiert auf den Regeleingang ab. Im weiteren Verlauf wird sie durch einen realen Differenzverstärker ersetzt, um die Rückführung möglichst nah


an der späteren Hardware-Umsetzung zu simulieren und Effekte der realen Beschaltung bereits in der Simulation sichtbar zu machen.

Auf den Strom, der durch die Zelle fließt, wird über die am Shunt-Widerstand abfallende Spannung geschlossen. Daraus ergibt sich der Ist-Wert, der rückgeführt wird. Um die Verluste gering zu halten, besitzt der Shunt-Widerstand einen Wert von $100\text{ m}\Omega$. Aus diesem Grund muss die abfallende Spannung noch um das Zehnfache verstärkt werden. Gegen einen Aufbau mit einem nicht-invertierenden Verstärker (dargestellt in Abb. 11b) wird sich entschieden. Stattdessen wird ein Differenzverstärker verwendet, der die Spannung direkt vor und hinter dem Shunt abgreift, um mögliche Fehler durch lange Leiterbahnen oder verfälschte Potentiale durch entfernte Masseflächen zu verhindern.

Am nicht-invertierenden Eingang befindet sich ein Kondensator mit einer Kapazität von 100 nF , der gegen Masse geschaltet ist und hochfrequente Störeinkopplungen ableitet. Auf einen in Reihe liegenden Vorwiderstand wird bewusst verzichtet, da dieser die Symmetrie der Eingänge und damit die Verstärkung beeinträchtigen würde. Der Aufbau der Rückkopplung ist in Abb. 12 auf der nächsten Seite dargestellt.



(a) Verhaltensgesteuerte Quelle als Rückkopplung



(b) Beispiel für einen nicht-invertierenden Verstärker in der Rückkopplung

Abbildung 11: Entwicklung der Rückkopplung: gesteuerte Quelle vs. nicht-invertierender Verstärker




Abbildung 12: Differenzverstärker als Rückführung der Ist-Größe

5.1.5. Reale Operationsverstärker

In der ursprünglichen LTSpice-Simulation werden die Verstärkerstufen der Stromregelschleife (Differenzverstärker, Integrator und Ausgangsstufe) mit idealen Operationsverstärkern modelliert, um die grundsätzliche Funktionsweise der Regelschleife zu verifizieren, ohne durch reale Bauteileigenschaften wie endliche Bandbreite, Slew-Rate oder Eingangsströme beeinflusst zu werden. Zusammen mit dem Differenzverstärker der Rückführung (siehe Abschnitt 5.1.4 auf Seite 15) werden damit genau vier Operationsverstärker benötigt. Für die weitere Simulation sowie die spätere Hardware-Umsetzung werden die idealen Operationsverstärker durch das reale Bauteil TL084 ersetzt [20].

Da die Regelschleife signalseitig deutlich unterhalb der Schaltfrequenz des LM2596S-ADJ von 150 kHz arbeitet, bestehen keine harten Anforderungen an Bandbreite (Gain-Bandwidth-Product) oder Slew-Rate. Ein Allzweck-Operationsverstärker ist für diese quasi-statische Regelaufgabe hinreichend dimensioniert. In der Simulation mit idealen Operationsverstärkern, deren Slew-Rate gegen unendlich geht, ändern sich die Ausgangsspannungen mit maximal $10 \text{ V}/\mu\text{s}$. Ein realer Operationsverstärker muss mindestens diese Slew-Rate aufweisen, um die Funktionsweise des analogen Reglers nicht zu beeinflussen. Die Slew-Rate des TL084 von $13 \text{ V}/\mu\text{s}$ liegt damit über dem tatsächlichen Bedarf, sodass beim Ersetzen des idealen OPVs keine nennenswerten dynamischen Einschränkungen der Regelschleife zu erwarten sind.

Ausschlaggebend für die Wahl des TL084 war stattdessen dessen JFET-Eingangsstufe mit sehr geringem Eingangsruhestrom im Bereich weniger Picoampere. Da die Strommessung über einen Shunt-Widerstand von lediglich $100 \text{ m}\Omega$ erfolgt, führt bereits ein geringer Eingangsstrom über die Eingangsimpedanz zu einem zusätzlichen, spannungsabhängigen Messfehler. Ein Operationsverstärker mit bipolarer Eingangsstufe und entsprechend höherem Bias-Strom hätte hier, anders als der ideale OPV in der ursprünglichen Simulation, die ohnehin kleine Shunt-Spannung systematisch verfälscht. Weiterhin

spricht die Integration von vier Operationsverstärkern in einem gemeinsamen SOIC-14-Gehäuse für den TL084, wodurch sich alle benötigten Verstärkerstufen platzsparend und mit reduziertem Bauteilaufwand auf der Platine realisieren lassen. Die zulässige Versorgungsspannung von bis zu $\pm 18\text{ V}$ deckt die im System vorhandene symmetrische $\pm 5\text{ V}$ -Versorgung (siehe Abschnitt 5.3 auf Seite 22) komfortabel ab, sodass kein zusätzlicher Spannungswandler erforderlich ist.

Durch die langsame Reglerdynamik lassen sich nach Austausch der OPVs keine makroskopischen Veränderungen der Simulation feststellen. Auf eine weitere Darstellung einer Waveform wird deshalb hier verzichtet.

5.2. MOSFET-Schaltung

Der idealisierte Schalter, der die jeweilige Zelle nur einseitig mit dem Stromregler verbindet, wird durch die Kombination aus High-Side- und Low-Side-MOSFET ersetzt (siehe Abb. 13 auf der nächsten Seite). Dies ist notwendig, da der Laderegler dynamisch zwischen den einzelnen in Reihe geschalteten Zellen wechseln muss. Bei näherer Betrachtung der Abbildung fällt auf, dass 5 V am Gate des High-Side-MOSFETs nicht ausreichen würden, um ihn vollständig durchzuschalten, da V_{GS} gegenüber dem Zellpotenzial im schlechtesten Fall einer nahezu vollen Zelle nur noch $5\text{ V} - 4,2\text{ V} = 0,8\text{ V}$ betragen würde. Als weitere Spannungsversorgung befindet sich auf der Platine das schwebende $+12\text{ V}$ -Potential, mit dem sich das Gate der High-Side-MOSFETs auch nach Abzug der Zellspannung problemlos ausreichend aussteuern lässt [21]. Die High-Side-MOSFETs werden deshalb über Optokoppler (siehe Abschnitt 5.2.2 auf Seite 21) an die 12 V -Schiene geschaltet, die Low-Side-MOSFETs direkt vom Portexpander (siehe Abschnitt 5.2.3 auf Seite 22) mit 5 V angesteuert. Auf den Entwurf des Optokopplers wird im nachfolgende Abschnitt 5.2.2 auf Seite 21 weiter eingegangen.




Abbildung 13: Schalten der Zelle mit High- und Low-Side-MOSFET

5.2.1. Reale MOSFETs

Die Wahl der Leistungs-MOSFETs für die Zellauswahl (High-Side und Low-Side pro Zelle) ergibt sich aus den Anforderungen an Sperrspannung, Schaltverhalten, Durchlasswiderstand und thermisches Verhalten im Dauerbetrieb.

Zunächst muss die Drain-Source-Sperrspannung V_{DS} oberhalb der maximal auftretenden Spannung im System liegen. Da im Fehlerfall (z. B. Ausfall der Balancing-Logik) auch benachbarte Zellspannungen anliegen können, wird mit einem Sicherheitsfaktor auf die Modulspannung auf **80 V** dimensioniert.

Die Gate-Schwellenspannung $V_{GS(th)}$ muss deutlich unterhalb der zur Verfügung stehenden Gate-Ansteuerspannung liegen, damit der MOSFET sicher und vollständig durchgeschaltet wird und im ohmschen Bereich arbeitet. Das gilt sowohl auf der High-Side mit den 12 V (abzüglich Zellspannung) als auch auf der Low-Side mit dem Signal des Port-expanders, der seine Ausgänge mit maximal 5 V schaltet. Gleichzeitig muss ausreichend Störabstand zu ungewollten Schaltvorgängen bestehen.

Für die Strombelastbarkeit ist der maximal fließende Balancing-Strom pro Zelle maßgeblich. Dieser ergibt sich aus der Anforderung von **2 A** und wird mit einem Sicherheitsfaktor auf den Dauerstrom I_D des MOSFETs ausgelegt, um auch bei Toleranzen und erhöhten Umgebungstemperaturen keinen thermischen Grenzbetrieb zu riskieren.

Der Durchlasswiderstand $R_{DS(on)}$ bestimmt die Verlustleistung im MOSFET während des Balancing-Vorgangs nach $P_V = I_{Bal}^2 \cdot R_{DS(on)}$ und sollte daher so gering wie möglich sein, um sowohl den Wirkungsgrad des Balancing-Vorgangs zu erhöhen als auch die thermische Belastung auf der Platine zu reduzieren. Da kein Kühlkörper für die MOSFETs vorgesehen ist, muss die gesamte Verlustleistung über die Löt pads und das SMD-Package an die Umgebung abgegeben werden. Zu beachten ist außerdem die Temperaturabhängigkeit des $R_{DS(on)}$: Dieser steigt mit zunehmender Sperrschichttemperatur T_J an, wodurch sich die Verlustleistung im Betrieb weiter erhöht (positive Rückkopplung). Der thermische Widerstand Junction-to-Ambient $R_{th(JA)}$ des gewählten SMD-Gehäuses muss daher so gering sein, dass bei maximalem Balancing-Strom und der spezifizierten Umgebungstemperatur die maximale Sperrschichttemperatur von $T_{J,max} = 175^\circ\text{C}$ nicht überschritten wird.

Da insgesamt 32 MOSFETs auf der Platine verbaut werden, ist zudem ein möglichst kleines SMD-Gehäuse mit ausreichender thermischer Anbindung sinnvoll, um die Baugröße der Platine in einem überschaubaren Rahmen zu halten. Die Vorgabe ist ein SOT-23-Package. Da jedoch kein MOSFET in diesem Package die richtigen Bauteilwerte aufweist und zum Zeitpunkt der Entwicklung verfügbar ist, wird sich für den NTTFS6H888NL [21] im WDFN-8-Package entschieden welches etwas größer ist.

Der NTTFS6H888NL ist ein N-Kanal-MOSFET mit einer Sperrspannung von 80 V, einem Einschaltwiderstand von etwa $R_{DS(on)} \approx 50\text{ m}\Omega$ und einem Dauerstrom von $I_D = 14\text{ A}$ [21]. Bei der Auswahl besteht eine Abwägung zwischen Effizienz und der Belastung des Ausgangskondensators. Ein niedriger Einschaltwiderstand verringert die Durchlassverluste $P_V = I_{Bal}^2 \cdot R_{DS(on)}$, führt beim Zuschalten jedoch zu einem hohen Einschaltstromstoß aus dem Ausgangskondensator in die Zelle. Da der MOSFET quasi-statisch und nicht getaktet schaltet, treten keine nennenswerten Schaltverluste auf.

Der High-Side-MOSFET wird gate-seitig mit 12 V gegen $\text{GND}_{\text{Float}}$ angesteuert: Da $\text{GND}_{\text{Float}}$ im durchgeschalteten Zustand auf dem Low-Side-Potential der jeweiligen Zelle liegt, ergibt sich die effektiv wirksame Gate-Source-Spannung am High-Side-MOSFET zu $12\text{ V} - 4,2\text{ V}$. Der Low-Side-MOSFET hingegen wird mit den vollen 5 V gegen $\text{GND}_{\text{Float}}$ angesteuert, wodurch hier keine vergleichbare Reduktion der Gate-Source-Spannung auftritt. Die daraus resultierenden Durchgangswiderstände im vollständig durchgeschalteten Zustand sind in Abb. 14 auf der nächsten Seite dargestellt. Es stellen sich Werte von $\approx 44\text{ m}\Omega$ an der High-Side (grün) und $\approx 48\text{ m}\Omega$ an der Low-Side (rot) ein. Beide Werte liegen bei den jeweils vorliegenden Gate-Source-Spannungen innerhalb der laut Datenblatt spezifizierten Grenzen [21].




Abbildung 14: $R_{DS(on)}$ der beiden MOSFETs

5.2.2. Optokoppler am High-Side-Schalter

Der Baustein, der mit dem Signal aus dem Portexpander galvanisch getrennt die 12 V-Schiene auf die Gates der entsprechenden High-Side-MOSFETs schalten kann, ist ein Optokoppler. Der grundlegende Aufbau der Verschaltung ist in Abb. 15 auf der nächsten Seite dargestellt. Da bei $12\text{ V} - 4,2\text{ V} = 7,8\text{ V}$ am Gate nach Source anliegen, wird auf eine Simulation mit einem zusätzlichen Optokoppler in der LTSpice-Schematic verzichtet. Durch die ausreichende Spannungsreserve am Gate ist davon auszugehen, dass der MOSFET zuverlässig durchschaltet.

Für diese Anwendung sind keine speziellen Anforderungen vorhanden. So wird der LTV-847S, ein universeller Optokoppler, in einem kompakten 4-fach 16-SMD-Package gewählt [22]. Da nur die High-Side-MOSFETs über Optokoppler angesteuert werden, sind 16 Kanäle nötig, die mit dem Vierfach-Gehäuse in nur vier Bauteilen realisiert werden. Das reduziert Bauteilanzahl, Platzbedarf und Bestückungsaufwand gegenüber Einzelkopplern. Da die MOSFET-Gates quasi-statisch geschaltet werden, sind Schaltzeit und Bandbreite des Phototransistors unkritisch. Die maximale Kollektor-Emitter-Spannung von 35 V deckt die 12 V-Schiene ab.

Die Beschaltung ist bewusst einfach gehalten: Auf der Eingangsseite liegt die Leuchtdiode über einen Vorwiderstand an 5 V, ihre Anode ist mit dem jeweiligen Ausgang des Portexpanders verbunden. Auf der Ausgangsseite liegt der Kollektor des Phototransistors an 12 V, der Emitter ist mit dem Gate des MOSFETs verbunden. Der Portexpander arbeitet dabei als Stromquelle (siehe nachfolgende Abschnitt 5.2.3 auf der nächsten Seite): Bei angelegtem HIGH-Pegel fließt der Diodenstrom über den Eingang nach Masse, der Optokoppler ist aktiv und schaltet die 12 V auf das Gate. Diese Verschaltung stellt sich allerdings als unpassend für das verwendete Bauteil heraus. Bei der Auswahl des

Portexpander wird der maximale Strom, den dieser bereitstellen kann, nicht beachtet. Später wird der Baustein deshalb gegen einen Portexpander mit höherem maximalem Ausgangsstrom getauscht.




Abbildung 15: Aufbau Optokoppler an der High-Side

5.2.3. Portexpander

Um die 16 Zellen ansprechen zu können, wird ein Portexpander mit I²C-Bus-Anbindung benötigt. Ohne einen solchen Baustein wäre es ein großer Aufwand, alle Output-Ports vom STM32-Board beispielsweise mit Optokopplern über die Potentialschwelle auf das schwebende Potential anzuheben. Der 16-Bit-Portexpander PCF8575CDB bietet ausreichend Output-Ports, mit denen sich die Gates der 32 MOSFETs (jeweils zwei zur gleichen Zeit) ansteuern lassen. Zu beachten ist, dass die Ausgänge des PCF8575C nicht ausreichend bidirektional sind: Sie können nur einen sehr geringen Strom liefern, aber deutlich mehr Strom aufnehmen (Senke)[23]. Dies wird bei dem ersten Entwurf übersehen. Da der Portexpander PCF8575CDB aber nur als Senke dienen kann, wäre der richtige Entwurf die Leuchtdiode des Optokopplers gegen 5 V zu schalten und vom Portexpander nach Masse ziehen zu lassen.

Der Portexpander-Baustein wird mit +5 V betrieben. Die I²C-Adresse wird über die Adresspins A0, A1 und A2 festgelegt. Diese werden über brückbare Pins auf dem Board herausgeführt und können so wahlweise auf VCC oder GND gesetzt werden. Der $\overline{\text{INT}}$ -Pin bleibt unverbunden, da der Baustein nur für Ausgaben genutzt wird. Mit seinen Ausgängen P00–P07 und P10–P17 wird dieser für die High-Side-MOSFETs an die Optokoppler und an der Low-Side direkt an die Gates der entsprechenden MOSFETs angeschlossen. Als Ersatz-Portexpander dient der TCA9555DBR, der ausreichenden Strom für die Optokoppler an seinen Ausgängen liefern kann [24].

5.3. Spannungsversorgung

Dem Systemkonzept entsprechend bildet das zu balancierende Batteriemodul mit einer Gesamtspannung von 40 V bis 67,2 V die primäre Spannungsversorgung für das Gerät (siehe Abschnitt 4 auf Seite 6). Über einen isolierten DC-DC-Wandler (SWC20C-12)

wird daraus eine galvanisch getrennte 12 V-Versorgung erzeugt. Das Masse-Potential ist dabei gegenüber dem Akkupack nicht definiert. Dies ist nötig, damit die Elektronik später auf dem Potential der zu balancierenden Zelle schweben kann. Über einen weiteren DC-DC-Wandler (EC1SA16N) werden die 12 V zu einer ± 5 V Double Rail gewandelt. Über einen Linearwandler (LM1117MP-3.3) werden zusätzlich +3,3 V aus der +5 V-Spannung erzeugt. Diese 3,3 V-Versorgung ist stabiler als die 5 V-Versorgung und kann auf der Platine für Anwendungen genutzt werden, die eine glattere Versorgung oder Referenzspannung voraussetzen. Dieser erhält seine Versorgungsspannung über ein USB-Kabel von dem Computer, der in diesem Entwurf die CAN-Signale versendet. Abb. 16 stellt die Umwandlung der einzelnen Spannungen dar und die Tabelle 1 führt die Bauteile auf, die die jeweiligen Spannungen nutzen.




Abbildung 16: Blockdiagramm der Spannungsversorgung

Versorgung	Bauteile
+12 V	LM2596S, Optokoppler für High-Side-Gates
+5 V	OPVs, I ² C-Bus, Portexpander, Pegelwandler, DAC
−5 V	OPVs
+3,3 V	(optional: I ² C-Bus, DAC)

Tabelle 1: Spannungsversorgungen und ihre Bauteile

5.4. Kommunikationssysteme

5.4.1. CAN-Bus

Über den CAN-Bus wird die Platine über ein übergeordnetes Gerät gesteuert. Da der CAN-Bus Signalpegel nutzt, die ein normaler Mikrocontroller nicht verarbeiten kann, müssen die Signale CAN-High und CAN-Low zunächst über einen Transceiver in die Signale CAN-RX und CAN-TX übersetzt werden [25]. Für dieses Projekt wird der Baustein SN65HVD233 genutzt. Als Schnittstelle auf der Platine dient ein neunpoliger Sub-D-Stecker. Über diesen kann später auch ein normaler Computer CAN-Nachrichten an die Platine senden. Eine Pegelwandlung ist hier nicht nötig, da sowohl der Computer als auch der Mikrocontroller denselben CAN-Standard und das GND_{global} als Bezugspoten-

tial nutzen. Um Signalreflexionen zu vermeiden, muss sich an jedem Ende eines CAN-




Abbildung 17: Verbindung von Computer und Mikrocontroller über den CAN-Bus

Busses ein $120\ \Omega$ -Widerstand befinden [26]. Für eine größere Flexibilität wird dieser auf der Platine in Reihe mit einem Jumper verbaut. Auf diese Weise kann der Widerstand je nach Position der Platine am CAN-Bus zugeschaltet oder entfernt werden.

5.4.2. I²C-Bus

Für die Kommunikation auf der Platine selbst wird ein I²C-Bus verwendet. Dieser eignet sich gut zum Datenaustausch zwischen einem Controller und mehreren Target-Geräten auf einer Platine. Benötigt werden dabei lediglich zwei Leitungen, von denen eine als Clock (SCL) und die andere als Datenleitung (SDA) dient. Die Auswahl des Target-Gerätes erfolgt dabei nicht über eine eigene Chip-Select-Leitung, sondern intern über den I²C-Bus [27].

In diesem Projekt werden mittels I²C-Bus der DAC (siehe Abschnitt 5.1.1 auf Seite 10), der den Sollwert für den analogen Regler vorgibt, und der Portexpander (siehe Abschnitt 5.2.3 auf Seite 22), der die Zelle auswählt, angesteuert. Abb. 18 zeigt das Verbindungsschema des I²C-Busses. Auf die genaue Ansteuerung der Targets und die genutzte Software wird in Abschnitt 9 weiter eingegangen.




Abbildung 18: Verbindungsschema des I²C-Busses

Bei der Nutzung des I²C-Busses muss allerdings beachtet werden, dass die Target-Geräte auf einem anderen Potential arbeiten als der Mikrocontroller. Das liegt daran, dass der Portexpander und der DAC mit den schwebenden $+5\text{ V}$ bzw. $+3,3\text{ V}$ betrieben werden müssen, während der Mikrocontroller das $\text{GND}_{\text{global}}$ als Bezugspotential nutzt. Aus

diesem Grund muss für den I²C-Bus ein Wandler eingesetzt werden, der die Kommunikation zwischen den galvanisch getrennten Stromkreisen ermöglicht. Als Wandler wird hier der ADuM1250 eingesetzt. Dieser verfügt über Eingänge für zwei galvanisch getrennte Spannungsversorgungen und jeweils einen I²C-Anschluss für jede dieser Versorgungen. Die Signale werden dabei bidirektional auf das jeweils andere Niveau übersetzt, ohne die galvanische Trennung aufzuheben [28].

Da zum Zeitpunkt der Entwicklung der Schaltung nicht sicher ist, ob die +5 V-Versorgung stabil genug für störungsfreie I²C-Kommunikation ist, wird zusätzlich noch ein optional nutzbarer Pegelwandler (PCA9306DC) vorgesehen. Dieser wandelt die Signalpegel der SDA- und SCL-Leitung von 5 V auf stabilere 3,3 V [29]. Stellt sich diese Wandlung im weiteren Verlauf als überflüssig heraus, kann der Pegelwandler auch über Jumper überbrückt werden. Abb. 19 zeigt das vollständige Blockschaltbild des I²C-Busses.




Abbildung 19: Blockschaltbild des I²C-Busses

I²C-Bus Pull-Up-Widerstand Berechnung Die Dimensionierung der Pull-up-Widerstände für den I²C-Bus erfolgt nach der Application Note SLVA689 „I2C Bus Pullup Resistor Calculation“ von Texas Instruments [30]. Da der I²C-Bus als Open-Drain/Open-Collector-Standard ausgeführt ist, können die Leitungen von den angeschlossenen ICs nur aktiv auf LOW gezogen werden. Der HIGH-Pegel muss über einen externen Pull-up-Widerstand bereitgestellt werden, über den der Bus auf VCC gezogen wird. Die Dimensionierung dieses Widerstands unterliegt dabei zwei Grenzen.

Der minimale Pull-up-Widerstand $R_{P(min)}$ ergibt sich aus der Versorgungsspannung V_{CC} , dem maximal zulässigen LOW-Pegel $V_{OL(max)}$ sowie dem maximalen Ausgangsstrom I_{OL} der Bustreiber:

$$R_{P(min)} = \frac{V_{CC} - V_{OL(max)}}{I_{OL}} \quad (7)$$

Ein zu kleiner Widerstand führt dazu, dass die Treiber-ICs den Bus nicht mehr sicher auf einen gültigen LOW-Pegel ziehen können.

Der maximale Pull-up-Widerstand $R_{P(max)}$ ist hingegen durch die geforderte Anstiegszeit t_r des Signals in Abhängigkeit von der Buskapazität C_b begrenzt:

$$R_{P(max)} = \frac{t_r}{0,8473 \cdot C_b} \quad (8)$$

Ein zu großer Widerstand führt dazu, dass die RC-Zeitkonstante des Busses zu groß wird und das Signal innerhalb der spezifizierten Zeit nicht mehr zuverlässig den logischen HIGH-Pegel erreicht, was insbesondere bei höheren Datenraten in schnelleren Übertragungsmodi wie Fast-Mode oder Fast-Mode Plus kritisch wird.

Für den isolierten I²C-Bus über den ADuM1250-Baustein ergeben sich auf beiden Seiten der Isolationsbarriere unterschiedliche Bedingungen aus Versorgungsspannungen und angeschlossener Last, weshalb unterschiedliche Pull-up-Werte gewählt werden. Auf der Mikrocontroller-Seite ($V_{DD1} = 3,3 \text{ V}_{\mu C}$) wird ein Pull-up von $R_{P,\mu C} = 4,7 \text{ k}\Omega$ eingesetzt. Auf der galvanisch getrennten schwebenden Potentialseite, der Float-Seite ($V_{DD2} = 3,3 \text{ V}_{Float}$), an der sowohl der Portexpander PCF8575C als auch der DAC MCP4725A angeschlossen sind und somit eine höhere Buskapazität vorliegt, wird ein kleinerer Pull-up von $R_{P,Float} = 2,2 \text{ k}\Omega$ gewählt, um die Anstiegszeit trotz der höheren Last innerhalb der Spezifikation zu halten [30].

Nachrechnung der gewählten Werte Für den Fast-Mode ($t_r = 300 \text{ ns}$, $V_{OL(max)} = 0,4 \text{ V}$, $I_{OL} = 3 \text{ mA}$, $V_{CC} = 3,3 \text{ V}$) ergibt sich für beide Seiten

$$R_{P(min)} = \frac{3,3 \text{ V} - 0,4 \text{ V}}{3 \text{ mA}} \approx 0,97 \text{ k}\Omega. \quad (9)$$

Mit den abgeschätzten Buskapazitäten $C_{b,\mu C} \approx 30 \text{ pF}$ und $C_{b,Float} \approx 100 \text{ pF}$ folgt

$$R_{P(max),\mu C} = \frac{300 \text{ ns}}{0,8473 \cdot 30 \text{ pF}} \approx 11,8 \text{ k}\Omega, \quad R_{P(max),Float} = \frac{300 \text{ ns}}{0,8473 \cdot 100 \text{ pF}} \approx 3,5 \text{ k}\Omega. \quad (10)$$

Die gewählten Werte $4,7 \text{ k}\Omega$ (Mikrocontroller-Seite) und $2,2 \text{ k}\Omega$ (Float-Seite) liegen damit jeweils zwischen $R_{P(min)}$ und $R_{P(max)}$. Auf der Float-Seite würde $4,7 \text{ k}\Omega$ die Obergrenze überschreiten, was den kleineren Wert dort begründet.

5.5. Mikrocontroller

Als Mikrocontroller wird ein STM32F103C8T6 auf einem „Bluepill-Board“ genutzt. Dabei handelt es sich um ein Entwicklungsboard, welches optisch dem Arduino Nano ähnelt

und in der Theorie auch über die Arduino-IDE programmiert werden kann. (Auf die für dieses Projekt verwendete IDE wird in Abschnitt 9 auf Seite 43 weiter eingegangen.) Die zugrundeliegende Architektur ist allerdings wesentlich komplexer und der Chip wesentlich leistungsfähiger, da es sich um einen 32-Bit-Mikrocontroller handelt, der mit 72 MHz getaktet wird. Bei dem Atmega 328P handelt es sich zum Vergleich um einen 8-Bit-Mikrocontroller mit einem internen Takt von 16 MHz. [31],[32]




Abbildung 20: Verwendetes STM32-„Bluepill“-Board [33]

In dem STM32 sind eine Vielzahl an konfigurierbaren Timern und verschiedene Schnittstellen wie CAN oder I²C integriert [32]. Alle diese Punkte tragen dazu bei, dass der STM32 wesentlich industrienäher als ein Arduino ist. Besonders aufgrund der CAN-Schnittstelle und der allgemeinen Industrienähe wird in diesem Projekt ein STM32 verwendet, obwohl ein Arduino im Bezug auf die Rechenleistung möglicherweise ausreichend wäre.

Trotz des relativ großen Platzbedarfes des „Bluepill“-Entwicklungsboards wird das gesamte Board auf der Platine integriert. Dies bietet den Vorteil, dass auf das SMD-Löten der filigranen Kontakte des Chips verzichtet werden kann, die einen sehr geringen Pitch aufweisen. Zudem ist nicht endgültig geklärt, ob und in welcher Form der Mikrocontroller auf der Balancing-Platine verbleibt, oder ob dessen Aufgaben von vorhandener Fahrzeugelektronik übernommen werden können (siehe Abschnitt 14 auf Seite 65). Programmiert wird der „Bluepill“ über den STLink V2 Programmieradapter, da das Board über keinen eingebauten Programmer verfügt. [32]

6. Erstellung des Platinenlayouts

6.1. Grundlagen zum Hardware-Design

Wie bereits in Abschnitt 4 auf Seite 6 beschrieben, soll die Schaltung auf einer Leiterplatte und nicht auf einer Steckplatine aufgebaut werden. Dabei soll möglichst auf SMD-Bauteile zurückgegriffen werden, da diese mehrere Vorteile aufweisen. So sind diese in der Regel kleiner als vergleichbare Through-Hole-Bauteile, wodurch die Platinenfläche effizienter genutzt werden kann. Ein weiterer Vorteil ist, dass diese Art von Bauteilen besser automatisiert auf Platinen platziert werden können, da keine Drähte durch Bohrungen gefädelt werden müssen. Aus diesen Gründen bildet SMD-Bauweise auch den Standard bei industrieller Fertigung. [34]

Für dieses Projekt wird sich bei den Widerständen und Kondensatoren für das „0805-Package“ entschieden, da Bauteile dieses Formates vergleichsweise einfach per Hand gelötet werden können [35].

Generell gilt bei der Beschaffung der einzelnen Bauteile, dass diese möglichst kostengünstig sein sollen. Um teilweise hohe Versandkosten zu sparen, werden die Einzelteile bei möglichst wenigen verschiedenen Händlern erworben. Aufgrund der großen Auswahl bei dem Elektronik-Onlinehändler DigiKey [36], werden im ersten Schritt alle Komponenten dort bestellt. Aufgrund der hohen Versandkosten unterhalb des Mindestbestellwertes von 75 € und Problemen mit der Bestellung auf Rechnung werden Nachbestellungen bei Reichelt aufgegeben, da die Versandkosten geringer sind und die Bestellung auf Rechnung funktioniert [37].

6.2. Vorüberlegungen zur Elektromagnetischen Verträglichkeit

Bei der Konzeptionierung eines Platinenlayouts muss stets die elektromagnetische Verträglichkeit (EMV) berücksichtigt werden, da unvorhergesehene Störschwingungen je nach Anwendung die Funktion der Schaltung beeinträchtigen oder umliegende empfindliche Geräte beeinflussen können. Wichtige Grundlagen und Richtlinien hierzu lassen sich beispielsweise dem Werk „Elektromagnetische Verträglichkeit“ von Adolf Schwab und Wolfgang Kürner [38] entnehmen. Da die Platine als Prototyp derzeit noch keine spezifischen EMV-Standards erfüllen muss und keine Hochfrequenzschaltungen zum Einsatz kommen, nimmt dieses Thema bei der vorliegenden Auslegung eine untergeordnete Rolle ein. Dennoch werden grundlegende Entwurfsprinzipien umgesetzt: Hierzu zählen ein sauber ausgearbeitetes Massekonzept sowie das Platzieren von 100 nF-Abblockkondensatoren an den Versorgungspins der Bauteile zur Entkopplung und Glättung von Spannungsspitzen. Zudem ist der analoge Regelkreis räumlich von den übrigen Komponenten getrennt, um Kopplungen und Interferenzen zwischen analogen und digitalen Signalen zu minimieren. Die Einhaltung dieser bewährten Richtlinien bildet bei den meisten Anwendungen die Basis für ein robustes Platinenlayout.

6.3. Platinaufbau

Je nach Komplexität und Signaldichte einer Schaltung variiert die erforderliche Anzahl der Leiterplattenlagen (Layer Stackup). Um eine hohe Signalintegrität zu gewährleisten, muss jeder Lage eine eindeutige Funktion zugewiesen werden. Für den vorliegenden Entwurf wird eine vierlagige Leiterplatte (Multilayer-PCB) eingesetzt.

Die oberste Lage (Top Layer) dient primär der Bestückung der Bauteile sowie der Signalführung (Routing). Direkt darunter befinden sich auf der zweiten Lage zwei Masseflächen. Diese sind das globale Ground (GND_{global}) des Batteriepacks bzw. des Mikrocontrollers und davon räumlich getrennt das schwebende Ground Potential (GND_{float}). Somit kann ein Teil der Schaltung auf die zu Balancende Zelle schweben während der Rest immer das selbe Bezugspotential behält. Diese Anordnung bietet zwei entscheidende Vorteile. Zum einen dient die Massefläche als Abschirmung gegenüber der auf der dritten Lage geführten Spannungsversorgung (Power Plane) [39]. Zum anderen stellt sie eine niederimpedante Referenzebene dar, wodurch die Schleifenfläche für Rückströme minimiert und elektromagnetische Störungen (EMV) effektiv reduziert werden [40]. Normalerweise wäre eine große durchgängige Massefläche am effektivsten, da die Schaltung aber diese beiden getrennten Potentiale benötigt, hat sich diese Aufteilung als bester Kompromiss herausgestellt.

Die dritte Lage nimmt als Versorgungsebene die verschiedenen Betriebsspannungen auf, während die unterste Lage (Bottom Layer) für verbleibende Signalspuren genutzt wird, die auf der Oberseite aus Platzgründen nicht geroutet werden konnten [41].

Gleichzeitig soll die Platine so klein wie möglich gestaltet werden, um nicht unnötig viel Platz einzunehmen, sodass auf kleinstem Raum möglichst viele Funktionen implementiert werden können. Durch gezieltes Verringern der Abstände zwischen den Bauteilen und einem intelligenten Layoutkonzept kann die Fläche der Platine von $20 \times 20 \text{ cm}$ nach einem ersten Anordnen der Bauteile auf $12 \times 10 \text{ cm}$ reduziert werden. In Abb. 21 auf der nächsten Seite ist das Layout abgebildet. Die Leiterbahnen der obersten Ebene werden in rot, die GND-Flächen in Grün, die Spannungsversorgung und Leitungen zu den Gates der MOSFETs in Gelb und die restlichen Signale auf der untersten Ebene in Blau dargestellt. Diese Version der Platine wird bestellt und bestückt.

Während der Bestückung fallen einige kleinere Fehler auf, die anschließend behoben und in ein überarbeitetes Layout eingearbeitet werden. Dieses fertige fehlerfreie Layout ist in Abb. 22 auf der nächsten Seite dargestellt. Auf die durchgeführten Änderungen wird in Abschnitt 8.3 auf Seite 40 eingegangen.




Abbildung 21: Originales Platinenlayout




Abbildung 22: Überarbeitetes Platinenlayout

7. Thermik

Die thermische Analyse ist ein weiteres Werkzeug bei der Platinenentwicklung. Aufgrund von Verlustleistungen oder genereller Leistungsaufnahme von bestimmten Bausteinen erhitzen sich einige Flächen auf der Platine stärker als andere. So sollte im Vorfeld genau betrachtet werden, welche Bauteile sich mehr oder sogar stark erhitzen und welche Bauteile besonders empfindlich gegen Hitze sind. Diese sollten nicht direkt nebeneinander platziert, oder durch ein geeignetes Kühlkonzept gegen Schäden geschützt werden. Hier gibt es verschiedene Ansätze je nach Anforderung an die Kühlleistung. Die einfachste Methode ist eine passive Kühlung durch große Kupferflächen unter den Pads der Bauteile häufig im Zusammenspiel mit thermischen Vias, die die Hitze auf die Unterseite der Platine ableiten. Dort kann ein größerer Kühlkörper platziert werden, der die Wärme puffert und besser an die Umgebung abgeben kann [42]. Die Kennzahl für die Wärmeableitung ist der thermische Widerstand. Ein hoher thermischer Widerstand bedeutet eine schlechtere Wärmeabfuhr und somit höhere Temperaturen im inneren des Bauteils. In erster Maßnahme wird dieser daher durch Wärmeleitfolien- und pasten mit Kühlkörpern verringert. Wenn dies allerdings nicht ausreicht und die Wärmeabgabe auch nicht durch das parallel Schalten mehrerer gleicher Bauteile verringert werden kann, müssen zusätzlich noch aktive Kühlkonzepte wie Lüfter oder sogar eine Wasserkühlung in Betracht gezogen werden, die allerdings auch gleichzeitig einen großen Mehraufwand und Kosten bedeuten [43].

7.1. Thermische Simulation

Die Hersteller geben in den Datenblättern zu ihren Produkten meistens die wichtigsten thermischen Informationen an. Dazu gehören zum einen der Temperaturbereich in dem sie unbedenklich arbeiten können und der oben beschriebene thermische Widerstand. Meistens wird einmal θ_{JC} („junction-to-case“) also der Widerstand von der Hitzequelle im Baustein zur Oberfläche des Gehäuses angegeben und dazu noch der θ_{JA} („junction-to-ambient“), also wie viel Hitze der Baustein ohne weitere Kühlmaßnahmen von sich aus an die Umgebung abgeben kann [44]. Diese Informationen können in einer thermischen Simulation genutzt werden, um bereits vor dem Testen der Platine eine Vorstellung über das Temperaturverhalten zu haben.

Es müssen nur die Bauteile simuliert werden, bei denen auch ein Temperaturanstieg zu erwarten ist. Dazu gehören belastete DC-DC-Wandler, Widerstände, Shunts und MOSFETs dessen $R_{ds,on}$ auch zu einer Erwärmung führt. In diesem Fall sind vor allem der Laderegler für die Lithium Zellen (LM2596), die High- und Low-Side MOSFETs, sowie der galvanisch getrennte DC-DC-Wandler (SCW20C-12), der die gesamte Platine versorgt, durch höhere Ströme belastet.

Thermische Simulation des LM2596 Im Datenblatt wird für eine Ausgangsspannung von 3 V und einen Strom von 3 A eine Effizienz von 73% angegeben [17]. Somit ergibt sich bei einer Leistung von $P = U \cdot I = 3 \text{ V} \cdot 3 \text{ A} = 9 \text{ W}$ eine Verlustleistung von $P_{\text{Verlust}} = 9 \text{ W} \cdot 0.27 = 2.43 \text{ W}$. Da dies auch die maximale Leistung sein wird, mit der die Zellen später aufgeladen werden sollen, eignet sich dieser Betriebspunkt optimal für die thermische Simulation. In Abb. 23 sind links die Simulation und rechts die Ergebnisse abgebildet. Es wird der Baustein mit und ohne Kühlkörper simuliert.

Im Datenblatt ist ein θ_{JA} von $50 \frac{K}{W}$ und ein θ_{JC} von $2 \frac{K}{W}$ angegeben [17]. Als Kühlkörper wird ein Standard-TO220 Aluminiumheatsink genutzt, da der verbaute LM2596 in diesem Package geliefert wird. Dieser besitzt einen thermischen Widerstand von $\theta = 22 \frac{K}{W}$ [45] und sitzt in Reihe zu θ_{JC} und einem weiteren Übergangswiderstand θ_{CH} , der die Wärmeübertragung zwischen Bauteil und Kühlkörper berücksichtigt. Jeder Kühlkörper besitzt außerdem eine Wärmekapazität die sich aus der spezifischen Wärmekapazität des Materials (hier Aluminium mit $c_{Alu} = 897 \frac{J}{kg \cdot K}$ [46]) und der Masse von 1.43 g [45] zu $C_{th} = c_{Alu} \cdot m_{Kühlkörper} = 1.28271 \frac{J}{K}$ berechnet. Die Wärmekapazität verzögert das Ansteigen der Temperatur an kann kurze Leistungsspitzen abfangen, hat jedoch keinen Einfluss auf die erreichte Temperatur im Dauerbetrieb.

Bei einer thermischen Simulation entspricht der Strom durch die Widerstände der Wärmeleistung, die im Inneren in Watt abgegeben wird und die Spannung der tatsächliche Temperatur. Die Außentemperatur wird hier als Spannungsquelle mit 30 °C berücksichtigt.




Abbildung 23: Thermische Simulation und Simulationsergebnisse des LM2596

Die Ergebnisse der Simulation zeigen deutlich, dass ein Betrieb ohne Kühlkörper mit dieser Leistung nicht möglich wäre. Laut Datenblatt darf der Baustein nur bei maximal 120 °C betrieben werden [17] und liegt mit einer simulierten Temperatur von 151.5 °C weit darüber. Somit muss dieser Baustein zumindest passiv gekühlt werden. Durch die Kühlmaßnahmen lässt sich dieses Problem beheben und die Temperatur auf ca. 96 °C begrenzen, sodass sogar eine Außentemperatur von 50 °C immer noch tolerierbar wäre.





Abbildung 24: Thermische Simulation und Simulationsergebnisse der MOSFETs

Thermische Simulation der MOSFETs (NTTFS6H888NL) Durch die MOSFETs, welche den Ausgang des LM2596-Reglers auf die Zelle schalten und auf der Gegenseite die Schaltung mit dem schwebenden Massepotenzial verbinden, fließt der gesamte einzu- prägende Zellenstrom. Da diese Transistoren nur einmalig eingeschaltet werden, entsteht die Verlustleistung nicht durch Schaltverluste, wie bei hochfrequent geschalteten Topo- logien üblich, sondern primär durch Leitverluste über dem Durchlasswiderstand $R_{DS(on)}$ der durchgeschalteten Halbleiter.

Der „Low-Side“-MOSFET wird direkt über einen Portexpander mit einer Gate-Source- Spannung von 5 V angesteuert. Laut Datenblatt beträgt der Durchlasswiderstand in die- sem Betriebspunkt 67 mΩ [21]. Der „High-Side“-MOSFET wird über einen Optokoppler angesteuert, wodurch die Gate-Source-Spannung auf ca. 8 V steigt und der Durchlass- widerstand entsprechend auf ca. 50 mΩ sinkt. Auf Basis dieser Werte lässt sich die Verlustleistung P_V für verschiedene Betriebspunkte gemäß Gleichung 11 berechnen:

$$P_V = R_{DS(on)} \cdot I^2 \quad (11)$$

Unter Berücksichtigung eines thermischen Widerstands von 52 K/W dienen diese Er- gebnisse als Grundlage für die anschließende thermische Simulation [21].

In Abb. 24 sind Simulation und deren Ergebnisse abgebildet. Die maximale Betriebstem- peratur liegt laut Datenblatt bei 175 °C. Da die Temperatur in der Simulation mit ca. 52 °C weit unterhalb dieses Grenzwertes liegt, kann hier auf weitere Maßnahmen wie thermische Vias verzichtet werden.

Shunt und SCW20C-12 DC-DC-Wandler Bei einigen Bauteilen wird im Datenblatt lediglich die maximale Leistung, mit der sie belastet werden dürfen, angegeben. Der Shunt darf mit 2 W belastet werden. Da maximal 3 A durchgehend durch den Shunt fließen könnten, falls der LM2596 ungeregelt seinen Maximalstrom ausgeben sollte, liegt die tatsächliche Verlustleistung mit $P_V = 0.9\text{ W}$ deutlich darunter. Auch der DC-DC-Wandler ist mit einer angegebenen Nennleistung von 20 W durch die Schaltung maximal zu ca. 60% ausgelastet. Beide Bauteile sind somit keiner thermischen Gefahr ausgesetzt.

8. Fertigung der Hardware

8.1. Fertigung und Bestückung der Platinen

Aus KiCad lassen sich die Fertigungsdaten, die sogenannten "Gerber-Files" direkt exportieren. Es wird für jede Schicht der Platine eine eigene Datei erstellt, die alle relevanten Informationen zur Fertigung also Werkzeug, X-Koordinaten und Y-Koordinaten enthalten [47]. Zusätzlich müssen im selben Schritt noch die Bohrdateien für die THT-Elemente und Vias erzeugt werden. Diese Dateien der vierlagigen Hauptplatine werden bei dem externen Dienstleister Multi Leiterplatten GmbH in Auftrag gegeben und vierfach produziert. In Abb. 25 ist die blanke Platine abgebildet.




Abbildung 25: Hauptplatine vor dem Bestücken

Die zweite Platine, die als Testobjekt dienen soll, ist nur einlagig und kann mit einer CNC-Fräse an der HAW hergestellt werden. In Abb. 26 auf der nächsten Seite ist die bestückte Vorder- und gefräste Unterseite dieser Platine abgebildet.

Nachdem beide Platinen und sämtliche weitere Komponenten vorliegen, kann mit dem Zusammenbau begonnen werden. Hierbei soll zuerst die Spannungsversorgung auf einer einzelnen Platine aufgebaut werden. Durch diese Vorgehensweise können diverse Messungen an der sonst unbestückten Platine durchgeführt werden, um eventuelle Layoutfehler zu lokalisieren ohne dabei andere Bauteile durch Kurzschluss oder Überspannung zu gefährden. Außerdem können so zunächst die optimalen Parameter für den Lötprozess im Reflow-Ofen ermittelt werden.




Abbildung 26: LED Testplatine zum Testen der Schaltlogik


8.2. Lötprozess

Bevor mit dem eigentlichen Lötprozess begonnen werden kann, muss auf die Platine zunächst eine Lötpaste aufgetragen werden [48]. Hierzu wird die Platine mit doppel-seitigem Klebeband auf einer ebenen Fläche befestigt und an allen Seiten mit weiteren Flächen gleicher Dicke gegen Verrutschen gesichert. Im Lieferumfang der bestellten Platine befindet sich eine Schablone, deren Aussparungen perfekt über den Kontakten der Platine platziert werden müssen. In Abb. 27a auf der nächsten Seite ist dieser Zustand abgebildet. Als Abschluss dieses Schrittes wird Lötpaste über die gesamte Breite oben auf die Schablone aufgetragen und mit einem Rakel gleichmäßig von oben nach unten über die Platine gezogen, sodass jeder Kontakt mit der richtigen Menge benetzt ist. Hierfür wird zunächst ein Testdurchlauf auf Klebeband durchgeführt. Die Herausforderung besteht darin, auf jeden Kontakt ausreichend Lötpaste aufzutragen, aber vor allem bei Bausteinen mit besonders kleinen Kontaktabständen nicht zu viel aufzutragen, sodass sich später Lötbrücken bilden könnten.

Nachdem die Platine nun mit Lötpaste benetzt ist, kann mit dem Bestücken begonnen werden. Als Hilfsmittel zum Platzieren der kleinen SMD Bauteile wird ein Handbestückungsautomat genutzt. Mit einer feinen Spitze können die einzelnen Bauteile mittels Unterdruck angesaugt und dann intuitiv aus den vorbereiteten Fächern an die richtigen Positionen transportiert und platziert werden. In Abb. 27b auf der nächsten Seite ist der Automat mit der markierten Spitze abgebildet. Die Platine wird in der unteren Schiene anstatt der auf dem Bild eingespannten Lochrasterplatine eingesetzt.

Die Abb. 28 auf der nächsten Seite zeigt den Zustand nach dem Bestücken der SMD-Bauteile, bevor sie im nächsten Schritt in den Reflow-Ofen eingesetzt wird.

Der Reflow-Lötprozess besteht aus vier aufeinanderfolgenden Temperaturphasen. In der Vorheizphase werden alle Bauteile auf dieselbe Temperatur gebracht und die Lötpaste aktiviert. Danach heizt der Ofen auf die gewünschte Löttemperatur auf. Sobald dies



(a) Vorbereitete Platine für das Auftragen der Lötpaste



(b) Handbestückungsautomat mit Fächern zum Einsortieren der Bauteile und Bedienelement

Abbildung 27: Vorbereitungsprozess für das Löten im Reflow Ofen




Abbildung 28: Platine nach dem Bestücken der SMD-Bauteile

Temperatur erreicht ist, wird diese für eine festgelegte Zeit gehalten, damit die Lötpaste vollständig schmelzen und das Flussmittel verdampfen kann. Hier gilt es einen guten Kompromiss zu finden, da dies auch eine hohe thermische Belastung für die Bauteile bedeutet und bei zu langer Belastung sogar zu Schäden führen kann. Zuletzt muss die Platine wieder abkühlen. Dies muss schnell genug geschehen, damit die Lötpaste nicht durch Luftfeuchtigkeit anfängt zu oxidieren, aber auch nicht zu schnell, um thermische Risse zu vermeiden [49].

Bei dem Reflow-Ofen der HAW Kiel sind diese Einstellmöglichkeiten vereinfacht. Es kann je eine Temperatur und Zeitspanne für die Vorheizphase und Lötphase festgelegt

werden. In Abb. 29 sind die Temperaturkurven des Lötprozesses dargestellt.




Abbildung 29: Parameter Lötprozess Testplatine (links) und Hauptplatine (rechts)

Bei der Testplatine stellt sich die Lötzeit als zu kurz heraus, wodurch die Lötpaste an größeren Bauteilen nicht vollständig flüssig geworden ist und ein zweiter Durchlauf nötig ist. Daher werden die Parameter entsprechend Tabelle 2 für das Lötten der Hauptplatine angepasst.

Tabelle 2: Vergleich der Prozessparameter zweier Reflow-Lötprofil-Messungen

Parameter	Erster Versuch	Zweiter Versuch
Aufheizzeit t_1 [s]	120	120
Aufheiztemperatur c_1 [°C]	160	160
Peak-Zeit t_2 [s]	65	95
Peak-Temperatur c_2 [°C]	235	240

Die Abb. 30 auf der nächsten Seite zeigt die Platine während des Lötprozesses im Ofen.

Nachdem die SMD-Bauteile verlötet sind können die THT-Bausteine bestückt und konventionell verlötet werden [50]. Die Platine ist nun vollständig bestückt. Das Ergebnis ist in Abb. 31 auf der nächsten Seite abgebildet.




Abbildung 30: Platine im Reflow-Ofen während des Lötprozesses




Abbildung 31: Platine nach dem Lötén

8.3. Anpassungen am Layout und Korrektur von Bauteilen

Nachträgliche Anpassungen am Layout sollten eigentlich vermieden werden, da diese einen hohen Aufwand bedeuten. Trotz vieler technischer Reviews können diese allerdings selten vollständig verhindert werden. So müssen auch in diesem Fall noch im Nachhinein Fehler korrigiert werden.

Die Schaltung enthält mehrere kaskadierte Spannungswandler. Allerdings sind im Schaltplan, auf dem die Hauptplatine basiert, der positive und negative Eingang eines Spannungswandlers vertauscht (siehe Abb. 32). Bei dem Spannungswandler, der die positiven und negativen 5V erzeugen soll (EC1SA16N [51]) liegt eine positive Spannung am Eingang für die negative Spannung an und der der Eingang für die positive Spannung liegt auf Masse. Im besten Fall hätte dieser Fehler nur dazu geführt, dass der Spannungswandler keine Spannung liefert. Im schlimmsten Fall hätte jedoch auch ein Teil der Schaltung beschädigt werden können.




Abbildung 32: Vertauschte Anschlüsse an Spannungswandler

Behoben wird dieses Problem, indem durch eine kleine Adapterplatine die beiden Anschlüsse erneut getauscht werden. Dafür wird ein Sockel anstelle des Spannungswandlers auf die Platine gelötet und die Adapterplatine mit Spannungswandler mittels einer Pinleiste dort hinein gesteckt. Somit ist das Problem elegant gelöst, ohne die Platine selbst verändern zu müssen. In Abb. 33 ist links die Adapterplatine und rechts die Verbindung mit der Hauptplatine dargestellt.




Abbildung 33: Adapterplatine des EC1SA16N (links) und Anschluss an die Hauptplatine (rechts)

Des Weiteren wurde der Baustein, der die I²C-Kommunikation auf stabile 3,3 V herabsetzt, in einem falschen Gehäuse (Package) bestellt. Auf der Platine befindet sich

ein 8-VSSOP-Footprint, geliefert wurde der IC jedoch im 8-SSOP-Gehäuse. Aus diesem Grund wird der IC im passenden Gehäuse nachbestellt und verbaut.

Ein ähnlicher Fehler der Footprints tritt auch bei den $47\,\mu\text{F}$ -Elektrolytkondensatoren auf. Da der Unterschied zwischen dem Footprint auf der Platine und den gelieferten Bauteilen hierbei jedoch nur minimal ist, können diese dennoch problemlos bestückt und verlötet werden.

Beim Testen der Platine fällt zudem auf, dass sich der zunächst verwendete Portexpander (PCF8575C) nur für die MOSFETs, die als High-Side-Schalter arbeiten, eignet. Der Strom, den dieser treiben kann, reicht zwar aus, um den Optokoppler anzusteuern, die Spannung fällt dabei jedoch so stark ab, dass der Low-Side-MOSFET, der direkt angesteuert wird, nicht mehr schaltet [23]. Um den ursprünglichen Baustein weiter zu nutzen, müsste das gesamte Layout so angepasst werden, sodass an allen Bauteilen durchgehend die erforderliche Spannung anliegt und lediglich die Masse über den Portexpander geschaltet wird. Da dies jedoch eine Anpassung der gesamten Logik erfordern würde, ist der nachträgliche Einsatz des TCA9555DBR die deutlich einfachere Lösung. Dieser kann einen wesentlich höheren Strom an den Ausgängen treiben und besitzt dabei ein identisches Pinout sowie denselben Footprint [24]. Dadurch lässt sich das ungeeignete Bauteil ohne Layoutänderungen ersetzen und die Funktion wird wie vorgesehen erfüllt.

einheitliche
Schreib-
weise
High-Side-
Schalter/Low-
Side-
Schalter

Im ursprünglichen Layout sind das Massepotenzial des Mikrocontrollers (GND_{MCU}) und das der Batterie (GND_{Bat}) voneinander getrennt. Zu Testzwecken ist dieses Vorgehen vorteilhaft, da sich die Teilprozesse der Schaltung unabhängig voneinander in Betrieb nehmen lassen. Da der STM32 jedoch den MOSFET ansteuert, welcher die gesamte Spannungsversorgung vom Minuspol der Batterie trennt, ist ein gemeinsames Bezugspotenzial erforderlich. Für den Mikrocontroller ist diese Verbindung unproblematisch, da dieser das Batteriemassepotenzial als Referenz nutzt und die internen Spannungswandler mit diesem Potenzial arbeiten. Auf der Platine werden aus diesem Grund nachträglich zwei Massepins von THT-Bauteilen auf der Unterseite über eine Drahtbrücke verbunden und so zu einem gemeinsamen Potenzial ($\text{GND}_{\text{global}}$) zusammengeführt. Dadurch sind auf der fertigen Platine nur noch $\text{GND}_{\text{global}}$ und das schwebende Potenzial $\text{GND}_{\text{float}}$ galvanisch voneinander getrennt. Diese Änderungen werden nachträglich noch in das Layout eingearbeitet, als 3D-Model aus KiCad exportiert und in Abb. 34 auf der nächsten Seite abgebildet. Damit sind alle Designfehler, die während dem Bestücken der Platine aufgefallen sind, korrigiert und können zusammen mit der Software (siehe Abschnitt 9 auf Seite 43) getestet werden. Auf die dabei gewonnenen Erkenntnisse und weitere notwendige Anpassungen im Layout wird in Abschnitt 11 auf Seite 57 weiter eingegangen.




Abbildung 34: 3D-Model der Platine mit den eingearbeiteten Änderungen aus dem Fertigungsprozess.

9. Entwicklung der Software

9.1. Entwicklungsumgebung

Für die Programmierung des STM32 „Bluepill“ wird die herstellereigene „STM32CubeIDE“ verwendet. Diese ist wesentlich komplexer als die „Arduino IDE“, und speziell auf die STM32-Architektur zugeschnitten. Hier kann die verwendete Variante des Mikrocontrollers zunächst präzise ausgewählt werden. Die Konfiguration der Pins, Schnittstellen und Timer erfolgt im dazugehörige Programm „STM32CubeMX“. Die Einstellungen werden über eine grafische Benutzeroberfläche vorgenommen und sind daher intuitiv. Abb. 35 zeigt diese Benutzeroberfläche.




Abbildung 35: Benutzeroberfläche von „CubeMX“

Ist die Konfiguration abgeschlossen, wird der Code zur Initialisierung nötig ist, automatisch in der Hauptdatei „main.c“ generiert. Der Initialisierungscode sollte nicht manuell verändert werden, da dieser durch erneutes Ausführen der Funktion „Generate Code“ wieder mit den alten Werten überschrieben werden würde.

Anschließend kann der Mikrocontroller über die IDE programmiert werden. Zwischen den automatisch generierten Codeblöcken finden sich immer wieder Bereiche, die für eigenen Code des Benutzers vorgesehen sind und mit Kommentaren wie

```
/* USER CODE BEGIN 1 */
```

```
/* USER CODE END 1 */
```


Bibliotheksdatei mit der Endung `.c`. Um die Bibliotheken nutzen zu können, muss die Headerdatei im „inc“-Ordner und die zweite Datei im „src“-Ordner abgelegt werden. Nun können Befehle wie `MCP4725_SetVoltage(...)` dazu verwendet werden, die einzelnen Bauteile anzusteuern, ohne zu hardwarenah arbeiten zu müssen.

Für das Auslesen des CAN-Busses existiert eine eigene Funktion, die automatisch aufgerufen wird, sobald eine CAN-Nachricht von dem Mikrocontroller empfangen wird. Die Software ist so aufgebaut, dass eine einzige CAN-Nachricht zur Steuerung der Platine ausreicht. Diese muss mit der CAN-ID `0x0F1` versendet werden. Von den acht Daten-Bytes, die die Nachricht enthält, werden nur die ersten beiden genutzt. Das erste Byte enthält den Soll-Strom, den der Regler erreichen soll.

Da Gleitkommazahlen in Binärschreibweise vergleichsweise kompliziert in der Handhabung sind, wird der Soll-Strom um den Faktor 100 vergrößert und als Integer versendet. Auf der Empfängerseite wird dieser Wert später wieder durch 100 geteilt. Auf diese Weise kann mit einer 8-Bit-Zahl ein Wertebereich von 0-2,55V mit einer Auflösung von 10mV abgedeckt werden. Dies ist für die Anwendung völlig ausreichend, da die Zellen nicht mit mehr als 2,5 A geladen werden sollten (mehr dazu findet sich in Abschnitt 10.4 auf Seite 52).

Das zweite Datenbyte enthält die Information, welche der 16 Zellen angesprochen werden soll als Integer zwischen 0 und 15.

Wird nun eine CAN-Nachricht mit der passenden ID empfangen, werden die beiden Datenbytes sofort in die Nutzervariablen `V_I_Bal_Soll_neu` und `Zelle_neu` umgespeichert. Abb. 37 zeigt, wie die ankommenden CAN-Nachrichten verarbeitet werden.

Funktion zum Auslesen des CAN-Busses




Abbildung 37: Funktion zum Auslesen des CAN-Busses

Parallel dazu wird in der `while(1)`-Schleife im Hauptprogramm permanent abgefragt, ob sich diese Werte verändert haben. Ist dies der Fall, so wird die eigentliche Balancing-Schaltung aktiviert und der DAC sowie der Portexpander neu beschaltet.

Im Ruhezustand befindet sich die Platine in einem Standby-Modus. Die platineneig-

ne Spannungsversorgung ist abgeschaltet, damit es zu keinen vermeidbaren Verlusten kommt. Um mit dem Balancieren zu beginnen, wird zunächst der Pin PA3 auf „HIGH“ geschaltet. Dieser Pin aktiviert einen MOSFET-Schalter, der im Ruhezustand die Hauptspannungsversorgung unterbricht. Mit dem Durchschalten dieses MOSFETs werden die DC-DC-Wandler versorgt und liefern die gewünschten Spannungen. Sobald alle Spannungen vorhanden sind, muss noch einmal der I²C-Bus vollständig neu initialisiert werden, da dieser sonst nicht funktioniert. Die Schaltung ist nun einsatzbereit.

Das Einstellen des neuen Ladestroms geschieht nach einem festgelegten Protokoll. Zunächst wird der Soll-Strom auf 10mA gesetzt und 10ms gewartet. Dann erst wird die Zelle durch den Portexpander und die MOSFETs an das Ladegerät angeschlossen. Da ein falsches Beschalten der MOSFETs zu einem Kurzschluss des gesamten Akkupacks führen könnte, wird für den Portexpander eine Bibliothek verwendet, welche nur Befehle enthält, mit denen nur ein einziger Port zur Zeit aktiviert werden kann oder alle Ports zeitgleich deaktiviert werden können. Durch die Verzögerung wird sichergestellt, dass der DAC den Wert vollständig erreicht, bevor der Ladevorgang beginnt.

Nachdem die Zelle verbunden ist, wird weitere 100ms abgewartet. In dieser Zeit wird die Zelle mit 10mA geladen. Dies wird gemacht, damit der Ladevorgang nicht zu abrupt beginnt. Nach Verlauf der 100ms wird dann der Sollwert eingestellt, der in der CAN-Nachricht enthalten ist. Jetzt beginnt der eigentliche Ladevorgang. Langfristig könnte statt dem Sprung auf den Zielwert auch eine Rampenfunktion hinterlegt werden, um den Ladestrom langsam an den Endwert heranzuführen.

Nach dem gleichen Muster funktioniert auch die Beendigung des Ladevorgangs. Zusätzlich werden alle Ausgänge des Portexpanders und auch der GPIO-Pin, der den Enable-MOSFET steuert deaktiviert. Die Schaltung befindet sich nun wieder im Standby-Modus.

Abb. 38 auf der nächsten Seite zeigt den Aufbau des Codes.




Abbildung 38: Programmablaufplan


10. Inbetriebnahme

10.1. Allgemeines Vorgehen


Vor der Inbetriebnahme der Platine werden zunächst einige Prüfungen durchgeführt. Beginnend mit der Sichtprüfung auf Lötbrücken oder schlechte Ausrichtung von Bauteilen, wird nach einem ausgiebigen Testen der elektrischen Verbindungen die Spannungsversorgung in Betrieb genommen und getestet. Zuletzt werden die einzelnen ICs schrittweise auf ihre grundlegende Funktionen überprüft [54].

10.2. Inbetriebnahme der Spannungsversorgung

Wie bereits in Abschnitt 8 auf Seite 35 erwähnt, wird zunächst eine erste Platine mit allen erforderlichen Bauteilen für die Spannungsversorgung bestückt. Somit können die erforderlichen Messungen an einer sonst leeren Platine ohne Risiko durchgeführt werden. Bei der Sichtprüfung ist eine Lötbrücke an dem nicht bestückten Pegelwandler (U6) aufgefallen. Diese schließt die 3,3 V Spannungsversorgung kurz. Die entsprechende Stelle ist in Abb. 39a markiert und zeigt den Zustand nach dem Beseitigen der Brücke mittels einer Lötlitze. Daneben ist in Abb. 39b die Lage und Funktion der einzelnen Spannungswandler noch einmal abgebildet.



(a) Testplatine mit Spannungsversorgung



(b) Lage Funktion der einzelnen Bausteine der Spannungsversorgung

Abbildung 39: Spannungsversorgung der Platine

Die bestückten Pins werden dazu genutzt die Ausgangsspannungen der verschiedenen DC-DC-Wandler herauszuführen und eine einfache Messung zu ermöglichen. Nachdem die einwandfreie Funktion der verschiedenen Versorgungsspannungen bei einer Eingangsspannungen von 40 V – 70 V verifiziert werden konnte, kann nun die eigentliche Platine in Betrieb genommen werden.

10.3. Testung der Grundlegenden Funktionen

In Abb. 40 ist das endgültige Platinenlayout mit Beschriftung der einzelnen ICs und weiteren Bauteilen abgebildet. Im folgenden Unterkapitel werden die einzelnen Funktionsgruppen nun systematisch in Betrieb genommen und getestet.




Abbildung 40: Endgültiges Platinenlayout mit Beschriftung der ICs

Zu Beginn soll unabhängig von der I²C Peripherie das Schaltverhalten der MOSFETs verifiziert werden. Da der erste Ausgang des Portexpanders über einen herausgeführten Pin auch extern beschaltet werden kann, sollte bei korrekt ausgearbeitetem Schaltungsentwurf beim Anlegen einer Spannung von 5 V an diesen Pin (B1 des Portexpanders) der Ausgang 1 (siehe Beschriftung Abb. 41 auf der nächsten Seite) mit GND_{float} und Ausgang 2 mit dem Ausgang des LM2596 (in Abb. 40 als DC-DC-Wandler beschriftet) verbunden werden. Dazu wird jeweils der unterste High-Side- und Low-Side-MOSFET geschaltet. Mithilfe der Durchgangsprüfung eines Multimeters kann das Schaltverhalten nachgewiesen werden.

Bevor der Regelkreis für den konstanten Ladestrom getestet werden kann, muss die I²C-Kommunikation zwischen dem Mikrocontroller und den Target-Geräten in Betrieb genommen werden. Hier muss vor allem überprüft werden, ob die 5 V-Versorgung sta-




Abbildung 41: Pinbelegung der Ausgangsterminals

bil genug für eine fehlerfreie Übermittlung von Daten ist, oder ob die optionale 3,3 V-Versorgung verwendet werden muss. Tests an DAC und Portexpander zeigen allerdings, dass beide Target-Geräte korrekt angesprochen werden und es zu keinen Fehlern in der Übertragung kommt.

Der STM32 erhält über den CAN-Bus den Sollwert für den Ladestrom (genaue Erklärung in Abschnitt 9.2 auf Seite 44) und wandelt diesen mittels des DACs in eine Spannung um, die als Sollvorgabe für den Regelkreis dient. Hierbei entspricht 1 V einer Sollvorgabe von 1 A für den Spannungsreglerbaustein (LM2596). Durch das Messen der Ausgangsspannung des DACs kann auch diese Funktion verifiziert werden. Auch die Information, welche der 16 Zellen geladen werden soll, ist in der CAN-Nachricht enthalten. Ein Test der jeweiligen Anschlüsse auf Verbindung zu $\text{GND}_{\text{float}}$ bzw. dem Ausgang des Spannungsreglers bestätigt, dass jede Zelle einzeln angesteuert werden kann. Unter Zuhilfenahme der LED-Testplatine kann diese Funktion optisch einfach präsentiert werden. Es lässt sich zudem sicherstellen, dass niemals zwei LEDs gleichzeitig leuchten und der eigentliche Akkupack somit niemals kurzgeschlossen wird.

Nun wird getestet, ob der Stromregelkreis korrekt arbeitet und der Ausgangsstrom tatsächlich der Sollvorgabe entspricht. Dazu wird das bidirektionale Netzteil „ITECH IT-M3432“ genutzt. Dieses kann nicht nur als Quelle arbeiten, sondern auch als Senke einen Verbraucher (Batteriezelle) simulieren [55]. Es wird eine Zellspannung von 3,3 V simuliert und der aufnehmbare Strom auf $-2,6 \text{ A}$ begrenzt, um bei einem eventuellen Fehlverhalten der Schaltung kein Bauteil zu stark zu belasten. Manuell wird nun der Ausgang B1 über den herausgeführten Ausgang des Portexpanders eingeschaltet und die entsprechenden Ausgänge 1 und 2 (siehe Abb. 41) mit dem Netzteil verbunden. Eine Messreihe, bei dem der vorgegebene Strom mit dem tatsächlich gemessenen Strom verglichen wird (siehe Tabelle 3 auf der nächsten Seite) bestätigen, dass die Schaltung mindestens bis 2,5 A beinahe exakt den Soll-Strom am Ausgang regelt.

Tabelle 3: Messreihe: Zusammenhang zwischen CAN-Sollwert, Ausgangsstrom und Ausgangsspannung

CAN byte[0] (dec)	I_{soll} [A]	I_{ist} [A]	V_{out} [V]
000	0.00	0.000	3.32
010	0.10	0.102	3.34
020	0.20	0.202	3.35
030	0.30	0.300	3.37
040	0.40	0.401	3.40
050	0.50	0.499	3.41
075	0.75	0.745	3.46
100	1.00	0.990	3.50
125	1.25	1.238	3.56
150	1.50	1.483	3.61
175	1.75	1.730	3.66
200	2.00	1.975	3.71
250	2.50	2.469	3.82
255	2.55	2.519	3.83

Durch die grafische Darstellung der Messdaten (Abb. 42) wird der Zusammenhang sofort ersichtlich. Eine lineare Regression der Daten ergibt eine Steigung von 0.986, welche fast dem gewünschten perfekten Wert von eins (direkter linearer Zusammenhang) entspricht.




Abbildung 42: Zusammenhang zwischen Soll- und Ist-Strom der Stromregelung

Zuletzt muss noch die Funktionsfähigkeit des neuen Portexpanders überprüft werden. Hierfür wird die bereits in Abschnitt 8 auf Seite 35 beschriebene LED-Platine genutzt. Alle 17 Ausgänge der Balancing-Platine werden mit den entsprechenden Eingängen der

Testplatine verbunden. Systematisch lässt sich nun jeder der 16 Ports durch ein Aufleuchten der entsprechenden Leuchtdiode mit einem direkten optischen Feedback testen. Ein unsauber verlöteter MOSFET oder ein Problem mit dem Portexpander wäre hier aufgefallen. Da jeder Port sauber durchschaltet, ist hier kein Fehler anzunehmen. Somit sind also alle Grundlegenden Funktionen der Schaltung verifiziert.

10.4. Temperaturmessung mit einer Wärmebildkamera

Durch die thermische Simulation in Abschnitt 7 auf Seite 31 konnten bereits wichtige Erkenntnisse über eine Auslegung des Kühlkörpers und die zu erwartenden Temperaturanstiege an den Bauteilen erlangt werden. Allerdings ist eine Simulation immer nur so präzise wie die berücksichtigten Eingangsparameter. Eine Temperaturmessung mithilfe einer Wärmebildkamera ist hierbei eine gern genutzte Methode zum lokalisieren der Hotspots, also der heißesten Stellen auf der Platine [56]. Bei extrem kritischen Anwendungen kann dann mit Thermoelementen an genau diesen Stellen die exakte Temperatur bestimmt werden. Da die genutzte Wärmebildkamera (FLIR T560) aber bereits eine Genauigkeit von $\pm 2^{\circ}\text{C}$ bzw. $\pm 2\%$ [57] besitzt und die Schaltung nicht für den Dauerhaften Einsatz an der Belastungsgrenze konzipiert ist, können die Messwerte der Kamera direkt für die Auswertung genutzt werden. In Abb. 43 ist der Versuchsaufbau mit Wärmebildkamera und Platine dargestellt.




Abbildung 43: Versuchsaufbau Temperaturmessungen mit einer Wärmebildkamera

Es werden zwei Messreihen aufgenommen. Zuerst ohne und in der zweiten Messreihe mit Kühlkörper am LM2596 Spannungsregler. Der Ladestrom wird schrittweise bis zum Maximalwert von $2,5\text{ A}$ erhöht und jeweils die Aufheizzeit der Bauteile abgewartet. Als Verbraucher wird wieder das bidirektionale Netzteil ITECH-IT-M3432 genutzt [58]. Mithilfe der Wärmebildkamera wird die Temperatur ausgewählter Bauteile ermittelt und für

eine bessere Vergleichbarkeit mit einer vorher festgelegten Temperaturfarbskala von 20 bis 100 °C abfotografiert. Zwischen den Messreihen wird die Schaltung beinahe wieder auf Raumtemperatur abgekühlt und der Kühlkörper montiert. In Abb. 44 auf der nächsten Seite sind diese Wärmebilder der beiden Messreihen abgebildet. Entsprechend den Vorüberlegungen aus der thermischen Simulation (Abschnitt 7 auf Seite 31) erhitzt sich der LM2596 am stärksten.

Auch die anderen Bauteile erhitzen sich durch den Stromdurchfluss, wie in Abb. 45a auf Seite 55 zu sehen ist, bleiben aber alle unterhalb von 60 °C. Außerdem ist in Abb. 45b auf Seite 55 der Temperaturvergleich des LM2596 mit und ohne Kühlkörper abgebildet. Entsprechend den Ergebnissen aus der Simulation (siehe Abb. 23 auf Seite 32) erreicht der Baustein ohne Kühlkörper bereits bei 2,5 A kritische Temperaturen, während er mit Kühlkörper bei ca. 95 °C bei dem maximalen Balancestrom von 2,5 A verbleibt.

Wie in Abb. 44 auf der nächsten Seite ersichtlich, erwärmen sich neben den stromtreibenden Komponenten auch die stromdurchflossenen Elemente insbesondere die MOSFETs sowie der Shunt aufgrund ihrer spezifischen Innenwiderstände. Die in Tabelle 4 zusammengefassten Maximaltemperaturen bestätigen die simulationsbasierten Annahmen und bewegen sich in einem thermisch unkritischen Bereich [43]. Folglich kann der dauerhafte Betrieb der Platine mit einem Balancestrom von bis zu 2,5 A freigegeben werden.

Tabelle 4: Maximaltemperaturen ausgewählter Bauteile

Messung	MOSFET High [°C]	MOSFET Low [°C]	Shunt [°C]
Messung 1	66.7	58.4	73.2
Messung 2	78.4	66.8	81.3

Eine Erhöhung des Balancestroms ist softwareseitig durch das Ein-Byte-Register limitiert und thermisch nicht zu empfehlen. Da die Platine für das gezielte Nachladen einzelner Zellen in der Konstantstromphase (CC-Phase) ausgelegt ist, sollte die C-Rate den Bereich von 1 C bis maximal 2 C nicht überschreiten. Bei einer typischen Kapazität der eingesetzten Zellen von 2 Ah bis 3 Ah ist der festgelegte maximale Balancestrom von 2,5 A völlig ausreichend, um Disbalancen innerhalb kurzer Zeit auszugleichen [12].






Abbildung 44: Vergleich der Wärmebilder der beiden Messreihen



(a) Temperaturkurve der Bauteile aus Messreihe 1 ohne Kühlkörper



(b) Vergleich der Temperaturkurven des LM2596 mit und ohne Kühlkörper

Abbildung 45: Ergebnisse der Temperaturmessung der Platine unter Belastung

10.5. Ladetest an einem Lithium-Batteriepack

Für Ladetests wird ein 2 Ah Akku der Firma Scheppach genutzt [59]. Dieser beinhaltet insgesamt fünf in Reihe geschaltete Lithium-Zellen (5s). Vor dem Test wird der gesamte Akku um etwa 20% der Kapazität entladen, um bei den späteren Ladevorgängen keine Zelle zu überladen. Zuerst wird nur die unterste Zelle über eine bis 3 A abgesicherte Leitung mit der Platine verbunden und der Ladevorgang mit 100 mA gestartet. Wie in Abb. 40 auf Seite 49 markiert, kann der Ist-Strom mit dem Verhältnis $1\text{ V} \hat{=} 1\text{ A}$ an den herausgeführten Pins des Operationsverstärkers gemessen werden. Auch mit einer realen Zelle funktioniert der Stromregler präzise und prägt den Soll-Strom zuverlässig in die Zelle ein. Auch eine sukzessive Erhöhung des Ladestroms auf 1 C (also 2 A) stellt für die Schaltung keine Probleme dar.

Im folgenden Schritt wird überprüft, ob die Platine neben dem Aufladen einer Einzelzelle auch für das Balancing mehrerer Zellen geeignet ist. Hierzu werden die verbleibenden Potenziale des Akkupacks abgesichert mit den Ausgängen 1 bis 6 der Platine verbunden.

Im Testbetrieb zeigt sich allerdings ein gravierender Fehler im MOSFET-Konzept. Dieser führt dazu, dass mit dem Start des Balancing-Prozesses über die MOSFETs ein Kurzschluss zwischen den Zellen entsteht. Dieser hätte aufgrund der hohen Stromstärke zur Zerstörung der Bauteile führen können. Das Ansprechen der entsprechenden Sicherung verhindert einen dauerhaften Schaden an der Schaltung. Nachfolgend gilt es daher diesen Fehler genau zu analysieren.

11. Ergebnisse

Das Ergebnis des Entwicklungsprozesses ist ein System, welches über elektrische Schalter den Ausgang eines Ladereglers an insgesamt 16 Ausgänge schalten und sich dabei an das Potential der aufzuladenden Zelle anpassen. Der Mikrocontroller ist galvanisch von der restlichen Schaltung getrennt und kann über einen CAN-Bus gesendete Nachrichten verarbeiten und über eine I²C Verbindung an die Peripherie des fliegenden Potentials weiterleiten. Der Nutzer gibt einen Soll-Strom und die zu blancierende Zelle vor.

Der Übergang von 10 zu 11 ist sehr hart

In Abb. 46 ist das gesamte Testsystem abgebildet. Die Spannungsversorgung der Platine erfolgt im Testbetrieb über ein externes Labornetzteil, während der Ist-Strom über die vorgesehenen Abgreifpins mithilfe eines Multimeters gemessen werden kann. Da der Mikrocontroller in zukünftigen Entwicklungsstufen sowieso flexibel auf eine unabhängige Platine oder ein übergeordnetes Batteriemanagementsystem (BMS) auszulagert werden soll, wird dieser extern über einen USB-Anschluss mit Spannung versorgt.

Dieser Absatz könnte auch in den Abstract

Zudem sind alle Ausgänge der Schaltung über handelsübliche Kfz-Schmelzsicherungen abgesichert, um Schäden durch Überströme zu verhindern. Während die oberen sechs Pins (Ausgänge 11 bis 16) an eine LED-Testplatine angeschlossen sind, um das Schaltverhalten der MOSFETs zu demonstrieren, sind die Ausgänge 1 bis 6 direkt mit den entsprechenden beschrifteten Potenzialen des Akkupacks verbunden.

Warum steht hier dass alle Zellen verbunden sind? Wir schreiben doch, dass nur eine Zelle verbunden werden darf?!




Abbildung 46: Beschriftete Übersicht des gesamten Systems mit Balancingplatine, Akkupack und LED-Testplatine

Wie während der Inbetriebnahme (Abschnitt 10 auf Seite 48) bemerkt, kann zum jetzigen Entwicklungsstand die vollständige Funktionalität der Platine allerdings nicht hergestellt werden. Stattdessen kann lediglich eine einzelne Zelle abgesichert über die Platine geladen werden; ein funktionierendes Balancing mehrerer Zellen ist hingegen nicht möglich.

Ursache hierfür ist das Schaltverhalten der verwendeten MOSFETs, bei deren Auswahl die Funktion der Body-Diode unberücksichtigt bleibt (vgl. Abb. 47).

In gewöhnlichen Schaltanwendungen liegt die Body-Diode entgegen der gewollten Stromrichtung (Sperrrichtung) zwischen Source und Drain und beeinflusst die Funktion nicht. Die gewählte Sperrspannung von 100 V liegt zudem bewusst über der maximalen Spannung des Zellverbunds von ca. 70 V. Wird die Diode jedoch in Durchlassrichtung betrieben, schaltet sie bereits ab einer typischen Schwellenspannung von 0,85 V durch [vgl. 21, S. 2].

Dies führt im Balancing-Betrieb zu einem ungewollten Strompfad. Alle High-Side-MOSFETs sind auf ihrer Eingangsseite über den Ausgang des Schaltreglers (LM2596) miteinander verbunden, da dieser den Ladestrom in die jeweils aktive Zelle einprägen soll. Schaltet der Portexpander den High-Side-MOSFET einer unteren Zelle durch, wird der Schaltungsknoten zwischen dieser Zelle und der nächsthöheren aktiviert (vgl. Abb. 3 auf Seite 7). Die Zellspannung der höheren Zelle (ca. 3,7 V) überschreitet die Durchlassspannung der Body-Diode ihres eigenen High-Side-MOSFETs bei weitem. Infolgedessen schaltet die obere Body-Diode ungewollt in Durchlassrichtung. Es entsteht ein Kurzschlussstrom, der von der oberen Zelle über die eigene Body-Diode und den durchgeschalteten unteren High-Side-MOSFET fließt. Ohne das rechtzeitige Auslösen der Schmelzsicherung hätte dieser Stromfluss zur thermischen Zerstörung der Transistoren geführt.




Abbildung 47: Schaltsymbol eines handelsüblichen MOSFETs mit Bodydiode

Aus diesen Gründen kann mit dieser Platine nicht mehr als eine Zelle gleichzeitig verbunden und geladen werden. Es gibt allerdings Möglichkeiten dieses Problem zu beheben und in eine zukünftige Schaltung zu implementieren. Die theoretischen Überlegungen dazu werden im nächsten Kapitel 12 erläutert.

12. Neuentwurf der MOSFET-Schaltung

Die in Abschnitt 11 auf Seite 57 aufgezeigten Probleme machen einen Neuentwurf der Schaltung zwingend notwendig. Um zu verhindern, dass es durch die Body-Dioden der MOSFETs zu einem Kurzschluss kommt, kann zu jedem MOSFET-Schalter jeweils ein zweiter MOSFET in Reihe hinzugefügt werden. Dieser zweite Schalter muss dann in umgekehrter Reihenfolge zum ersten MOSFET verbaut werden. Auch die Body-Dioden sind dann entgegengesetzt verschaltet. Auf die Ansteuerung der MOSFETs hat diese neue Konfiguration keinen Einfluss, da die MOSFET-Paare jeweils von dem gleichen Signal beschaltet werden können. Auf diese Weise ist sichergestellt, dass nur noch ein Strom durch die Schalter fließen kann, wenn die MOSFETs aktiv angesteuert werden. Abbildung Abb. 48 zeigt dieses Konzept.




Abbildung 48: Doppel-MOSFET mit entgegengesetzten Body-Dioden

12.1. Simulation der Doppel-MOSFETs

Um den neuen Ansatz zu überprüfen, wird dieses Mal eine LTSpice-Simulation von der MOSFET-Schaltung erstellt. Die einzelnen Batteriezellen werden dabei durch Spannungsquellen mit einer Spannung von 3.6 V und einem Innenwiderstand von $10\text{ m}\Omega$ dargestellt. Neue MOSFETs, die in einem Doppel-Package verbaut sind, sind zu diesem Zeitpunkt noch nicht ausgewählt. Stattdessen wird ein LTSpice-interner MOSFET ausgewählt, der ähnliche Kennwerte aufweist, wie der bisher verwendete. (Mehr zur Auswahl der MOSFETs findet sich in Abschnitt 12.2 auf Seite 62.) Abb. 49 auf der nächsten Seite zeigt diesen Aufbau.




Abbildung 49: Simulation der Doppel-MOSFETs

Die Gate-Signale G1 und G2 sowie die Balancing-Spannung V_I_Bal sind als Pulsquellen ausgeführt. Zu beachten ist hier, dass das Bezugspotential für die Spannung V_I_Bal nicht das globale GND-Potential sein darf, da die Quelle variabel auf die verschiedenen Zellpotentiale gehoben werden muss. Auch die Gate-Signale müssen gegenüber dem Potential gnd_float definiert sein. Das Timing der Quellen ist dabei so gewählt, dass die Balancing-Spannung bereits anliegt, wenn die Gates geschaltet werden. Abb. 50 zeigt beispielhaft eine Gate-Quelle und die Quelle, die den Laderegler darstellt.





Abbildung 50: Gate-Signal für High-Side (links) und Spannungsquelle für Balancing-Strom (rechts)


Die Simulation wird für neun Sekunden durchgeführt. Dabei wird periodisch zuerst die Spannung V_I_Bal an die geschlossenen Schalter angelegt. Nach Verlauf von 400 ms werden auch die MOSFETs aktiviert. Es kann nun ein Strom durch die ausgewählte Zelle fließen.

Nach einiger Zeit werden die MOSFETs wieder deaktiviert und nach weiteren 400 ms


auch die Spannung V_{I_Bal} abgeschaltet. Während des gesamten Vorgangs kommt es zu keinem nennenswerten Stromfluss durch die MOSFETs, die nicht explizit angesteuert werden, bzw. durch die Zellen, die nicht balanciert werden sollen. Die Ergebnisse sind in Abb. 51 abgebildet.




(a) Timing von V_{I_Bal} (blau) und $G1_H$ (rot)



(b) Stromfluss durch Zelle (rot) in Abhängigkeit von $G1_H$ (blau)



(c) Stromfluss durch nicht verbundene Zellen



(d) Stromfluss durch nicht aktivierte MOSFETs

Abbildung 51: Simulationsergebnisse der neuen MOSFET-Schaltung

12.2. Auswahl neuer MOSFETs

Für den Neuentwurf der MOSFET-Schaltung lassen sich die bisherigen MOSFETs problemlos verwenden. Ein Nachteil wäre allerdings, dass der Platzbedarf sich verdoppeln würde. Aus diesem Grund werden für den Neuentwurf MOSFETs genutzt, die bereits in einem Doppel-Package geliefert werden. Aufgrund von aktueller Verfügbarkeiten bei europäischen Händlern wird der MOSFET G2K3N10L6 des Herstellers GOFORD ausgewählt. Dieser wird im SOT-23-6 Package geliefert. Im Unterschied zu dem am Anfang des Projekts gewünschten SOT-23 Gehäuse besitzt es statt drei nun sechs Anschlüsse. Im Vergleich zu dem Gehäuse des MOSFET NTTFS6H888NL im WDFN8 Package ist es etwas kleiner. So gestaltet es sich sehr einfach, den Leiterplattenentwurf dahingehend zu ändern, den Footprint auszutauschen. Als ein Auszug aus dem Datenblatt ist das neue Gehäuse und die Pin-Belegung in Abb. 52 dargestellt [60]




Abbildung 52: SOT-23-6 Gehäuse und Pin-Belegung des G2K3N10L6 [60]

12.3. Anpassung des Layouts an neue MOSFET-Schaltung

Die Schaltung wird so überarbeitet wie in Abb. 48 auf Seite 59 bereits gezeigt. Exemplarisch für die MOSFET-Anordnung der obersten Zelle ist die Verschaltung in Abb. 53 gezeigt. Dabei wird für das SOT-23-6 Gehäuse ein Footprint eines generischen Dual-MOSFET aus der progamminternen KiCad Bibliothek gewählt, der die korrekte Pin-Belegung nach Abb. 52 aufweist.




Abbildung 53: Verschaltung der Doppel-MOSFETs

Die Änderungen im Layout erweisen sich als so subtil, dass sie erst bei genauerer Betrachtung ersichtlich werden. Das Gehäuse der neuen MOSFETs lässt sich problemlos im Leiterplattenentwurf austauschen. Der Vergleich der beiden Platinenversionen ist in Abb. 54 dargestellt.




Abbildung 54: Vergleich der beiden MOSFETs innerhalb des Schaltplanentwurfs

13. Fazit

Es kann festgehalten werden, dass die Platine zum Ende des Projektes nicht vollständig einsatzfähig ist. Das liegt daran, dass das gewählte MOSFET-Konzept von Beginn an einen Entwurfsfehler aufweist. Dieses strukturelle Problem in der Auslegung hätte durch die Simulation eines vollständigen Akkupacks verhindert werden können.

Abgesehen von diesem Designfehler kann das Projekt allerdings dennoch als Erfolg gewertet werden, da die restlichen Teilsysteme der Platine nach einigen kleineren Anpassungen einwandfrei funktionieren. Zwar kann kein ganzer Akkupack balanciert werden, dafür kann allerdings eine einzelne Zelle durch Anweisungen über den CAN-Bus geladen werden. Im Rahmen dieses Projektes konnte ein vollständiger Entwicklungsprozess einer Platine durchlaufen werden, der sich von einer Simulation über das Designen und Bestückung der PCB bis hin zur Programmierung erstreckte. Dabei wurde beispielsweise gelernt, wie einzelne Bauteile ausgewählt werden und wie die Datenblätter während der Schaltungsentwicklung verwendet werden. Neu war hier vor allem die Tatsache, dass jeder Fehler in der Theorie zu schwerwiegenden Problemen in der Praxis führen konnte. Bei Veranstaltungen wie dem BM107-Labor, welches ebenfalls den Entwicklungsprozess einer Platine enthielt, war dies nicht so. Somit hat dieses Projekt die Wichtigkeit von umfassenden Simulationen und systematischen Reviews verdeutlicht. Aber auch die Problemlösungskompetenzen konnten während des Projektes trainiert werden, da zu verschiedenen Zeitpunkten Probleme auftraten, die zunächst unlösbar erschienen, sich aber nach intensiver Auseinandersetzung vergleichsweise einfach lösen ließen. Als Beispiel kann hier der falsche Portexpander genannt werden.

Während der Fertigung konnte auch das SMD-Löten kennengelernt werden. Mittels Hand-Bestückungsautomat und Reflow-Ofen erwies sich dies als einfacher, als im Voraus angenommen worden war. Allerdings wäre es sinnvoll gewesen, große Teile der Schaltung vorher auf einem Breadboard aufzubauen. Auf diese Weise hätten Probleme wie die mangelnde Eignung des ersten Portexpanders bereits vor der Bestellung der Leiterplatten erkannt und behoben werden können.

Mit der Verwendung des STM32 wurde auch der Umgang mit industrienahen Mikrocontrollern gelernt. Im Gegensatz zu anfängerfreundlichen Boards wie dem Arduino-Nano war bei dem STM32 zwar der Aufwand zunächst wesentlich größer, aber im Verlauf des Projektes konnten Vorteile wie die integrierte CAN-Schnittstelle oder der Debug-Modus voll ausgeschöpft werden.

Zusammenfassend kann gesagt werden, dass dieses Projekt auf der Theorie der vorangegangenen Semester aufgebaut hat und diese Theorie nun in die Praxis angewendet werden konnte.

14. Ausblick

Um tatsächlich einen Batteriezellverbund mit dieser Schaltung balancieren zu können, müsste eine vollständig neue Platine gefertigt werden. Mit der in Abschnitt 12 auf Seite 59 beschriebene neue MOSFET-Schaltung wird das Problem der Body-Diode behoben. Ein neues Layout, welches diese Änderungen berücksichtigt, ist bereits im Rahmen dieser Projektarbeit erarbeitet worden und kann hierfür genutzt werden.

Abgesehen von der nicht funktionierenden MOSFET-Architektur, birgt die Platine noch weiteres Optimierungspotential. Besonders im Bezug auf die Sicherheit können noch einige Möglichkeiten ausgeschöpft werden. So existiert keine hardwareseitige Blockade, die das Aktivieren von mehr als einem Kanal zur Zeit verhindert. Zwar wird versucht, diesen Fall softwareseitig auszuschließen, allerdings gibt es außerhalb des Microcontrollers keinen Schutz gegen unvorhergesehene Betriebszustände die beispielsweise durch Bit-Flips ausgelöst werden könnten. Um die Gefahr eines kurzgeschlossenen Akkupacks weiter zu reduzieren, könnte eine Logikschaltung implementiert werden, die die Ausgänge des Portexpanders nur aktiviert, wenn genau ein Ausgang auf „HIGH“ geschaltet ist. Wie in Abschnitt 10 auf Seite 48 nachzulesen, hat eine fliegend verdrahtete Schmelzsicherung bereits die Beschädigung eines MOSFETs verhindert. Auf diese Weise könnte die Sicherheit des Gerätes für eine Anwendung in einem Fahrzeug oder in einer vergleichbaren Hochvoltbatterie deutlich gesteigert werden.

Eine weitere Verbesserung, die sowohl die Inbetriebnahme als auch die Fehlersuche erleichtern würde und bei der nächsten Iteration auf jeden Fall verbaut werden sollte, ist der Einbau von Status-LEDs zur Überprüfung der Spannungsversorgungen und digitalen Pins wie den Ausgängen des Portexpanders. Diese zeigen das Vorhandensein der jeweiligen Spannung an, sodass diese nicht zusätzlich gemessen werden muss. Vor allem das plötzliche Abfallen einer Spannung kann durch das Abschalten der Status-LED schnell bemerkt werden. Auf diese Weise können beispielsweise Kurzschlüsse frühzeitig erkannt werden.

Während des Balancierens einer Zelle gibt der Mikrocontroller über den DAC zwar den Sollwert für den analogen Stromregler vor, überwacht die Funktion des Reglers jedoch in keiner Weise und kann somit auch keinen Ausfall oder anderen Fehlerzustand an das Übergeordnete System zurückmelden. Dies ist bisher nicht möglich, da die Spannung, die äquivalent zum fließenden Strom ist, gegenüber dem schwebenden GND-Potential definiert ist und daher nicht direkt von einem AD-Wandler des STM32 gemessen werden kann. Ähnlich zu dem Baustein, der die I²C-Kommunikation über diese Potentialbarriere hinweg ermöglicht, könnte ein Isolator für Analogsignale eingesetzt werden, um die Messung des Signals durch den Microcontroller zu ermöglichen. Alternativ dazu könnte auch ein Analog-Digital-Wandler eingesetzt werden, welcher den Ist-Strom über den bereits vorhandenen galvanisch getrennten I²C-Bus an den Mikrocontroller übermittelt. Hier wäre beispielsweise der MCP3221 ADC geeignet. Dieser ist das Pendant zu dem

sowieso schon verbauten DAC und kann somit äquivalent verschaltet und angesteuert werden [61].

Eine weitere empfehlenswerte Designänderung ist die Platzierung des Mikrocontrollers selbst. Dieser ist zur Zeit in Form eines eigenen, auf die Platine gesockelten Boards verbaut. Naheliegend wäre es, die Schaltung des Boards vollständig auf die Balancing-Platine zu übernehmen, was Platz und Kosten sparen würde. Eine andere Lösung könnte auch sein, den Microcontroller vollständig zu entfernen und den I²C-Bus, an dem der DAC und der Portexpander angeschlossen sind, direkt an das übergeordnete BMS anzuschließen. Die Hauptplatine ließe sich auf diese Weise wesentlich vereinfachen. Besonders bei dem Betrieb von mehreren Balancing-Platinen, was für eine Hochvoltakku nötig wäre, könnte auf diese Weise eine große Menge an Komponenten eingespart werden. Diese Lösung setzt allerdings voraus, dass sich die Balancing-Platinen räumlich nah genug am I²C-Controller befinden. Alternativ könnte auch eine zweite, externe Platine gefertigt werden, auf der die Mikrocontroller-Schaltung und die CAN-Anbindung ausgelagert sind. Dies hätte den Vorteil, mehrere Balancing-Platinen mit einem Mikrocontroller betrieben werden könnten, diese sich aber nicht in der direkten Umgebung des BMS befinden müssten. Beide Varianten würden zu einer erheblichen Vereinfachung der Platine führen und das Gerät universell einsetzbar machen, da die Balance-Funktion so von jeder I²C Schnittstelle gesteuert werden kann.

Die 3,3 V Versorgung hat sich im Nachhinein als nicht Notwendig erwiesen, da die 5 V-Schiene stabil genug ist, um fehlerfreie I²C-Kommunikation zu ermöglichen und um als Referenzspannung für den DAC genutzt werden zu können. Aus diesem Grund können auch der I²C-Pegelwandler und die diversen Jumper, die zwischen den beiden Versorgungsspannungen wechseln lassen, in einer Folgeversion von der Platine entfernt werden. Im Zuge einer Vereinfachung der Platine könnten auch die Jumper, die die Adressen der I²C-Geräte festlegt, gegen kleinere Löt-Jumper getauscht werden.

Todo list

Hier am ende einmal durch den ganzen Text durch gehen	III
abstrakten Text schreiben	1
einheitliche Schreibweise High-Side-Schalter/Low-Side-Schalter	41
Ist die Tabelle hier nicht ein bisschen unnötig? => Kommentar lesen	50
Der Übergang von 10 zu 11 ist sehr hart	57
Dieser Absatz könnte auch in den Abstrakt	57

Warum steht hier dass alle Zellen verbunden sind? Wir schreiben doch, dass nur eine Zelle verbunden werden darf?!	57
LT Spice Simulation in dem dieser Stromfluss gezeigt wird?	58

Literatur

- [1] *Batteriemanagement: Spannende Herausforderungen für Ingenieure*. besucht am 30. Apr. 2026. Adresse: <https://www.newtec.de/blog/batteriemanagement-herausforderungen-fuer-ingenieure/>.
- [2] *Wofür werden Lithiumbatterien verwendet?* de, Section: Blogs, März 2024. besucht am 30. Apr. 2026. Adresse: <https://bslbatt.com/de/Blogs/Wof%C3%BCr-werden-Lithiumbatterien-verwendet/>.
- [3] *PROM - Interdisziplinäre Projektarbeit*. besucht am 30. Apr. 2026. Adresse: <https://moduldatenbank.fh-kiel.de/de-de/Course/Details/e89c32bf-cb95-438f-bb2b-5624cd8ce8da?versionId=3>.
- [4] *Weltweiter Energiemix nach Energieträger 2024*, de. besucht am 30. Mai 2026. Adresse: <https://de.statista.com/statistik/daten/studie/167998/umfrage/weltweiter-energiemix-nach-energetraeger/>.
- [5] Marlene, K. Durand und M. a. K. Durand, *Die fossilen Energien gehen zur Neige, und wir verlieren zunehmend die Kontrolle!* de, Okt. 2025. besucht am 30. Mai 2026. Adresse: https://www.futura-sciences.com/de/das-szenario-das-man-um-jeden-preis-verhindern-wollte-tritt-nun-ein-die-fossilen-energien-gehen-zur-neige-und-wir-verlieren-zunehmend-die-kontrolle_17703/.
- [6] *Welche Herausforderungen gibt es bei der Integration von erneuerbaren Energien in das bestehende Stromnetz?* de. besucht am 30. Mai 2026. Adresse: <https://www.nadr.de/aktuelles/regionales/welche-herausforderungen-gibt-es-bei-der-integration-von-erneuerbaren-energien-in-das-bestehende-stromnetz/>.
- [7] jason, *Batterieenergiedichte und ihr Einfluss auf die Fahrzeugreichweite*, de, März 2025. besucht am 30. Mai 2026. Adresse: <https://www.midtronics.com/de/blog/battery-energy-density-impact-vehicle-range/>.
- [8] *Elektroauto Komponenten: Batterie, Motor & Technik erklärt*, de. besucht am 30. Mai 2026. Adresse: <https://emobility-magazin.com/elektroauto-komponenten-batterie-motor-technik/>.
- [9] *Warum Balance wichtig ist - 123electric*, de-DE. besucht am 30. Mai 2026. Adresse: <https://123electric.eu/de/dokumentation/warum-das-ausbalancieren-wichtig-ist/>.
- [10] *A Better Life with Batteries – Achieving Energy Balance through Cell Balancing - BATTERY INSIDE*, en-US, Section: Tech, Aug. 2025. besucht am 19. Sep. 2026. Adresse: <https://inside.lgensol.com/en/2025/08/a-better-life-with-batteries-cell-balancing/>.


- [11] *Battery Balancing: A Crucial Function of Battery Management Systems* / Article / MPS. besucht am 19. Sep. 2026. Adresse: <https://www.monolithicpower.com/en/learning/resources/battery-balancing-a-crucial-function-of-battery-management-systems>.
- [12] *Battery Charger Fundamentals* / Article / MPS. besucht am 17. Sep. 2026. Adresse: <https://www.monolithicpower.com/learning/resources/battery-charger-fundamentals>.
- [13] *Active Balancing: How It Works and Its Advantages* / Article / MPS. besucht am 17. Sep. 2026. Adresse: <https://www.monolithicpower.com/en/learning/resources/active-balancing-how-it-works-and-its-advantages>.
- [14] *KiCad*, en-us. besucht am 1. Sep. 2026. Adresse: <https://www.kicad.org/>.
- [15] *MCP4725*, en-US. besucht am 21. Sep. 2026. Adresse: <https://www.microchip.com/en-us/product/mcp4725>.
- [16] *BSS316N - Small signal/small power MOSFET* / Infineon Technologies, en. besucht am 21. Sep. 2026. Adresse: <https://www.infineon.com/part/BSS316N>.
- [17] T. Instruments Incorporated, *LM2596 SIMPLE SWITCHER® Power Converter 150-kHz 3-A Step-Down Voltage Regulator datasheet (Rev. G) - lm2596.pdf*, en, 2026. besucht am 30. Aug. 2026. Adresse: <https://www.ti.com/lit/ds/symlink/lm2596.pdf>.
- [18] *1N5818 - Schottky-Dioden*, de. besucht am 21. Sep. 2026. Adresse: <https://diotec.com/de/produkt/1N5818.html>.
- [19] *B340A-13-F Diodes Incorporated* / Mouser, en-eu. besucht am 21. Sep. 2026. Adresse: <https://eu.mouser.com/de/ProductDetail/Diodes-Incorporated/B340A-13-F?qs=aLaTXeBcTP9fj%2FYKVo6Q1A%3D%3D>.
- [20] *TL084 data sheet, product information and support* / TI.com. besucht am 21. Sep. 2026. Adresse: <https://www.ti.com/product/TL084>.
- [21] *NTTFS6H888NL*, en. besucht am 31. Aug. 2026. Adresse: <https://www.onsemi.com/products/discrete-power-modules/mosfets/low-medium-voltage-mosfets/nttfs6h888nl>.
- [22] *LTV-847S LITEON* / Mouser, de-de. besucht am 21. Sep. 2026. Adresse: <https://www.mouser.de/de/ProductDetail/LITEON/LTV-847S?qs=umaltCsYoR8DM%252BxRpD66Ag%3D%3D>.
- [23] *PCF8575C Datenblatt, Produktinformationen und Support* / TI.com. besucht am 19. Aug. 2026. Adresse: <https://www.ti.com/product/de-de/PCF8575C>.
- [24] *TCA9555* / TI-Teile kaufen / TI.com. besucht am 19. Aug. 2026. Adresse: <https://www.ti.com/product/de-de/TCA9555/part-details/TCA9555DBR>.
- [25] *CAN Transceiver — Zephyr Project Documentation*. besucht am 8. Sep. 2026. Adresse: <https://docs.zephyrproject.org/latest/hardware/peripherals/can/transceiver.html>.


- [26] *CAN-Bus Struktur (Topologie) & Bus-Abschluss*, de, Aug. 2024. besucht am 8. Sep. 2026. Adresse: <https://support.maxongroup.com/hc/de/articles/360009241840-CAN-Bus-Struktur-Topologie-Bus-Abschluss>.
- [27] J. Valdez und J. Becker, „Understanding the I2C Bus,“ en, 2015.
- [28] *ADuM1250/ADuM1251 (Rev.L)*. besucht am 17. Sep. 2026. Adresse: https://www.analog.com/media/en/technical-documentation/data-sheets/adum1250_1251.pdf.
- [29] *PCA9306 Dual Bidirectional I2C Bus and SMBus Voltage-Level Translator datasheet (Rev. O)*. besucht am 17. Sep. 2026. Adresse: https://www.ti.com/lit/ds/symlink/pca9306.pdf?ts=1789579511865&ref_url=https%253A%252F%252Fwww.ti.com%252Fsitesearch%252Fen-us%252Fdocs%252Funiversalsearch.tsp%253FlangPref%253Den-US%2526nr%253D5082%2526searchTerm%253Di2c+bidirectional.
- [30] R. Arora, „I2C Bus Pull-Up Resistor Calculation,“ en, 2015.
- [31] *Arduino Uno R3 User Manual*. besucht am 19. Juni 2026. Adresse: https://docs.arduino.cc/resources/datasheets/A000066-datasheet.pdf?_gl=1*4ievml*_up*MQ..*_ga*MTIxMzk0MTcwMi4xNzgxODY3MzYw*_ga_NEXN8H46L5*czE30DE4NjczNTgkbzEkZzAkdDE30DE4NjczNTgkajYwJGwwJGgxOTY2MTUyODE0.
- [32] *Datasheet - STM32F103xC, STM32F103xD, STM32F103xE - High-density performance line Arm®-based 32-bit MCU with 256 to 512KB Flash, USB, CAN, 11 timers, 3 ADCs, 13 communication interfaces*. besucht am 19. Juni 2026. Adresse: <https://www.st.com/resource/en/datasheet/stm32f103ze.pdf>.
- [33] *STM32F103 Blue Pill STM32F103C8T6 Development Board ARM CORTEX 32 72MHz*, de-de. besucht am 19. Juni 2026. Adresse: <https://www.ebay.de/itm/157915737889>.
- [34] *SMD - Surface Mounted Device*. besucht am 8. Sep. 2026. Adresse: <https://www.elektronik-kompodium.de/sites/dig/0812251.htm>.
- [35] *SMD Bauteilgrößen-Übersicht - Visueller Vergleich*, en. besucht am 8. Sep. 2026. Adresse: <https://www.schemalyzer.com/de>.
- [36] *DigiKey*, de-de. besucht am 21. Sep. 2026. Adresse: <https://www.digikey.de/>.
- [37] *Elektronik und Technik bei reichelt elektronik günstig bestellen*. besucht am 21. Sep. 2026. Adresse: <https://www.reichelt.de/de/de/>.
- [38] A. Schwab und W. Kürner, *Elektromagnetische Verträglichkeit* (Elektromagnetische Verträglichkeit), ger. Berlin, Heidelberg: Springer-Verlag Berlin Heidelberg, 2011, ISBN: 978-3-642-16610-5.
- [39] *4-lagige Leiterplatte: Dicke, Designrichtlinien und Anwendungen - VictoryPCB*, de, Section: Knowledge, Aug. 2023. besucht am 1. Sep. 2026. Adresse: <https://de.victorypcb.com/news/4-layer-pcb.html>.
- [40] E. Bogatin, *Signal and power integrity - simplified*, 2. Aufl. Prentice Hall, 2009.

- [41] M. I. Montrose, *Printed circuit board design techniques for EMC compliance: a handbook for designers*, 2. Aufl. IEEE Press / Wiley-Interscience, 2000.
- [42] B. Heinz, *Waermemanagement_bei_Leiterplatten*, Aug. 2026. besucht am 30. Aug. 2026. Adresse: https://www.mikrocontroller.net/attachment/391126/Waermemanagement_bei_Leiterplatten.pdf.
- [43] *PCB-Temperaturleitfaden: Grenzwerte, Management und Designtipps*, de, Section: Blog, Juli 2025. besucht am 30. Aug. 2026. Adresse: <https://sqpcb.com/de/PCB-Temperaturleitfaden-Grenzwerte-Management-Design-Tipps/>.
- [44] *Understanding Datasheet Thermal Parameters and IC Junction Temperatures / Article / MPS*. besucht am 30. Aug. 2026. Adresse: <https://www.monolithicpower.com/en/learning/resources/understanding-datasheet-thermal-parameters-and-ic-junction-temperatures>.
- [45] *40902100191409 Wurth Elektronik / Mouser*, de-de. besucht am 30. Aug. 2026. Adresse: <https://www.mouser.de/de/ProductDetail/Wurth-Elektronik/40902100191409?qs=Omd18uQ5iJEDP9DKbMZ96Q%3D%3D>.
- [46] *Aluminium*, de, Page Version ID: 270008999, Aug. 2026. besucht am 30. Aug. 2026. Adresse: <https://de.wikipedia.org/w/index.php?title=Aluminium&oldid=270008999>.
- [47] *Gerber-Format*, de, Page Version ID: 260202263, Sep. 2025. besucht am 16. Sep. 2026. Adresse: <https://de.wikipedia.org/w/index.php?title=Gerber-Format&oldid=260202263>.
- [48] S. Fischer, *Reflow-Löten: Eine Einführung in die Technik und Anwendungen*, de-DE, Apr. 2024. besucht am 20. Aug. 2026. Adresse: <https://www.baudisch-electronic.de/reflow-loeten/>.
- [49] *Die Rolle jeder Temperaturzone eines SMT-Reflow-Ofens*, de. besucht am 15. Aug. 2026. Adresse: <https://www.itechsmt.com/de/blogs/news/each-temperature-zone-of-smt-reflow-oven>.
- [50] *Durchsteckmontage*, de, Page Version ID: 242211683, Feb. 2024. besucht am 15. Aug. 2026. Adresse: <https://de.wikipedia.org/w/index.php?title=Durchsteckmontage&oldid=242211683>.
- [51] www.buyersline.com.tw, *EC1SAN*, en. besucht am 18. Aug. 2026. Adresse: https://www.cincon.com/productdetail_en.php?id=115.
- [52] *What is the STM32Cube ecosystem*, en. besucht am 28. Juni 2026. Adresse: <https://dev.st.com/stm32cube-docs/stm32cube-getting-started/1.1.1/en/index.html>.
- [53] *STM32F103C8T6 Blue Pill: high resolution pinout and specs - Mischianti*, en-US, Section: STM32 micro controllers line Tutorial, Mai 2022. besucht am 28. Juni 2026. Adresse: <https://mischianti.org/stm32f103c8t6-blue-pill-high-resolution-pinout-and-specs/>.

- [54] *1 new message*, de-DE, Section: Blog, Juli 2025. besucht am 19. Aug. 2026. Adresse: <https://www.fastturnpcbs.com/de/blog/so-testest-du-eine-leiterplatte/>.
- [55] „IT-M3400 Series User Manual,“ en, Adresse: <https://www.welectron.com/ITECH-IT-M3432-Bidirectional-Power-Supply>.
- [56] *Test von elektronischen Komponenten: Eine kontaktlose Sportart* / Flir, de-DE, Okt. 2015. besucht am 17. Sep. 2026. Adresse: <https://www.flir.com/de-de/discover/rd-science/electronic-component-testing-a-non-contact-sport/>.
- [57] *FLIR T560 Professionelle Wärmebildkamera* / Flir, de-DE. besucht am 17. Sep. 2026. Adresse: <https://www.flir.com/de-de/products/t560/>.
- [58] „IT-M3400 Series User Manual,“ en, Adresse: <https://www.welectron.com/ITECH-IT-M3432-Bidirectional-Power-Supply>.
- [59] *Akku SBP2.0 Scheppach*, de. besucht am 18. Sep. 2026. Adresse: <https://shop.scheppach.com/Akku-SBP2.0-Scheppach-20V-2Ah-3-stufige-LED-Anzeige-gummiertes-Gehaeuse-Ladezeit-ca.-35-60-Min.-geringes-Gewicht/7909201708>.
- [60] *G2K3N10L6 GOFORD SEMICONDUCTOR - Transistor: N-MOSFET x2 / Trench; unipolar; 100V; 3A; 1,67W; SOT23-6; G2K3N10L6-GFS / Transfer Multisort Elektronik Österreich*, de. besucht am 21. Sep. 2026. Adresse: <https://www.tme.eu/at/details/g2k3n10l6-gfs/multikanaltransistoren/goford-semiconductor/g2k3n10l6/>.
- [61] *MCP3221*, en-US. besucht am 19. Sep. 2026. Adresse: <https://www.microchip.com/en-us/product/mcp3221>.

A. Vollständige Schaltpläne








Differenzverstärker mit Verstärkungsfaktor 1
Vergleicht die Sollvorgabe des DAC mit dem gemessenen Strom am Shunt.
Erzeugt eine Differenzspannung für den Regelkreis

Verstärkung der Regelspannung
Der Mosfet wird in seinem Teilleitenden Bereich betrieben.
Durch den Variablen Widerstand kann das Verhältnis am LM2596
und damit der Ladestrom beeinflusst werden. (Siehe Simulation LT Spice)

LM2596
Anschlusschema siehe Datenblatt



Spannungsversorgung OPV mit $\pm 5V$



Differenzverstärker
Da $R_1 = R_3$ und $R_2 = R_4$ gilt:
 $U_a = R_2/R_1 \cdot (U_{e2} - U_{e1})$ mit $R_2/R_1 = 10$
Somit entspricht 1 A nun $0.1V \cdot 10 = 1V$ Spannungs Differenz.
Es muss somit kein Faktor Softwareseitig berücksichtigt werden,
sondern einfach mit dem Faktor 1 gerechnet werden.

Tiefpass mit 10k und 1nF blockiert eventuelle Hochfrequenzschwingungen

Gideon Jung
Janne Gudlowski
Marian Jungwirth
Haw Kiel

HAW Kiel
Hochschule für Angewandte Wissenschaften Kiel
Kiel University of Applied Sciences

Sheet: /Regelkreis/
File: controller.kicad_sch

Title: Active Balancing

Size: A4

Date: 2026-07-31


Rev: 5

KiCad E.D.A. 10.0.4

Id: 3/4


Enable Pin des Arduino steuert mit 5 Volt
Logik-Pin die Stromzufuhr der Schaltung

Galvanisch getrennte +12V Spannungsversorgung



Spannungsversorgung +-5V

Geglättete 3.3V Spannungsversorgung für DAC



Gideon Jung
Janne Gudlowski
Marian Jungwirth
Haw Kiel



Sheet: /Spannungsversorgung/
File: Spannungsversorgung.kicad_sch

Title: Active Balancing

Size: A4
KiCad E.D.A. 10.0.4

Date: 2026-07-31

Rev: 5

Id: 4/4